[发明专利]一种异质介质层柔性底栅晶体管及制备方法

说明书

技术领域

本发明涉及一种晶体管。特别是涉及一种异质介质层柔性底栅晶体管及制备方法。

背景技术

柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技，在信息、能源、医疗、国防等领域都具有广泛应用。如印刷RFID、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统IC技术一样，柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。柔性电子技术有可能带来一场电子技术革命，美国《科学》杂志将有机电子技术进展的重要性与人类基因组草图、生物克隆技术等重大发现并列。柔性TFT晶体管成为柔性电路开发必不可少的条件。

发明内容

本发明所要解决的技术问题是，提供一种在较为简便的工艺中设计并制备底栅结构可工作在较高频率的异质介质层柔性底栅晶体管及制备方法。

本发明所采用的技术方案是：一种异质介质层柔性底栅晶体管，包括柔性PET衬底和设置在所述柔性PET衬底上端面的栅极ITO导电薄膜，所述栅极ITO导电薄膜上端面设置有BSM异质介质层，所述BSM异质介质层上端面设置有硅纳米薄膜层，所述硅纳米薄膜层的上端面分别设置有：位于中部的源极金属，位于所述源极金属左侧的左侧漏极金属，以及位于所述源极金属右侧的右侧漏极金属，相连接的硅纳米薄膜层和BSM异质介质层内上下贯通的形成有直通到栅极ITO导电薄膜上端面的栅极连接孔，所述的硅纳米薄膜层内嵌入有对应所述左侧漏极金属的左侧漏极掺杂区、对应源极金属的源极掺杂区和对应右侧漏极金属的右侧漏极掺杂区。

所述左侧漏极掺杂区的上端面连接所述左侧漏极金属的下端面，所述源极掺杂区的上端面连接所述源极金属的下端面，所述右侧漏极掺杂区的上端面连接所述右侧漏极金属的下端面，所述左侧漏极掺杂区、源极掺杂区和右侧漏极掺杂区的下端面均连接所述BSM异质介质层的上端面。

所述的左侧漏极掺杂区、源极掺杂区和右侧漏极掺杂区均为N型掺杂区。

一种异质介质层柔性底栅晶体管的制备方法，包括如下步骤：

1)选用PEN作为衬底，在超声波清洗器中采用丙酮进行清洗5分钟，随后用异丙醇在超声波清洗器中将丙酮清洗干净，得到清洁的衬底；

2)采用磁控溅射在PET衬底上依次镀上厚度为100nm的ITO透明导电膜构成ITO透明导电层以及厚度为100nm的BSM底部介质栅膜构成介质层；

3)选用SOI材料，在超声波清洗器中采用丙酮进行清洗，随后采用异丙醇洗净丙酮残留物，吹干SOI；

4)产生源漏掺杂区；

5)产生用于通过氢氟酸刻蚀SOI中SiO₂的孔层；

6)在3:1的氢氟酸溶液中，放入步骤5)得到的SOI，两小时后SOI上的SiO₂层被腐蚀干净，随后SOI中的硅纳米膜层脱落，将硅纳米膜层打捞之后粘附于镀好膜的PET衬底之上，烘干；

7)形成栅极；

8)对PEN去光刻胶，然后对PET上的器件涂上光刻胶，并使用匀胶机将光刻胶甩均匀，之后，根据栅极的对准标记进行对准光刻，形成晶体管的源漏金属电极图案；

9)采用蒸发金靶材的方式对形成的源漏金属电极图案进行金属蒸发，在硅纳米膜上镀一层金电极，得到异质介质层柔性底栅晶体管。

在SOI表面涂上1813正型光刻胶，并使用匀胶机，以4K转速转30S将光刻胶甩均匀，随后使用光刻机以及制作好的掩膜版进行光刻形成特性的掺杂区图案，随后采用离子注入的方式在40Kev能量和4*10¹⁵cm²的剂量下进行N型注入，在850°下，高温热退火30分钟之后，在丙酮溶液中除去光刻胶。

所述的掺杂区图案是N型掺杂区的图案。

步骤5)包括：按照掩膜版上做好的对准标记，将源漏掺杂区与间距5um排列的正方形孔层进行对准光刻，显影后在SOI上形成间距5um排列的正方形通孔，随后采用离子刻蚀的方式将正方形通孔上的硅去除，随后去除光刻胶。

步骤7)包括：在粘附到PEN上的硅纳米膜上涂胶，用匀胶机甩均匀之后，将形成在硅纳米膜上的正方形通孔上的对齐标记与掩膜版上相应的对齐标记对齐后，对PEN进行光刻，形成晶体管的栅极，随后采用离子刻蚀的方式，分别对硅纳米膜以及介质层刻蚀，随后采用金属蒸发的方式在栅极沉积金属层，与ITO透明导电层形成欧姆接触。