[发明专利]背照式CMOS传感器的封装方法

说明书

本发明提供一种背照式CMOS传感器的封装方法，包括：重新布线层；背照式CMOS传感器结构，固定连接于所述重新布线层的第二面；逻辑芯片，设置于所述重新布线层的第一面；封装材料，包覆于所述逻辑芯片；穿孔，形成于所述封装材料中；金属引线结构，制作于所述穿孔中，以实现所述重新布线层、所述背照式CMOS传感器结构与所述逻辑芯片的电性引出。本发明采用重新布线层的方法实现背照式CMOS传感器、所述逻辑芯片与所述金属引线结构之间的电连接，具有封装体积小，传感性能及器件可靠性高的优点；只需预先在封装材料中制作金属柱便可实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本。

技术领域

本发明属于半导体封装领域，特别是涉及一种背照式CMOS传感器的封装方法。

背景技术

随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。

由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。

现有的图像传感器芯片封装通常具有厚度较厚，硅穿孔工艺成本较高，金属连线容易断裂，整体良率较低等诸多缺点。

另外，图像传感器芯片，如背照式CMOS图像传感芯片等，通常需要搭配逻辑芯片集成使用，现有的制作方法是将单独封装好的图像传感器芯片通过SUB基板等与逻辑芯片进行电性连接，并且需要通过硅穿孔工艺实现器件的电性引出。这种封装方法使得器件的体积较大，组装工艺过程较为复杂，硅穿孔工艺成本较高，导致最终产品的成本较高。

基于以上所述，提供一种可以有效集成背照式CMOS传感器及逻辑芯片，并有效降低封装结构体积以及器件稳定性，且有效降低成本的封装结构及封装方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种背照式CMOS传感器的封装方法，用于解决现有技术中图像传感器芯片及逻辑芯片的封装体积较大，器件稳定性低以及产品良率较低的问题。

为实现上述目的及其他相关目的，本发明提供一种背照式CMOS传感器的封装方法，所述封装方法包括：1)提供一支撑衬底，于所述支撑衬底表面形成分离层；2)于所述分离层上形成金属引线结构；3)提供及逻辑芯片，将所述逻辑芯片粘附于所述分离层上，其中，所述逻辑芯片具有电引出结构的一面朝向所述分离层；4)采用封装材料对所述逻辑芯片进行封装；5)基于所述分离层分离所述封装材料与所述支撑衬底；6)于所述封装材料及逻辑芯片上制作重新布线层，以实现所述逻辑芯片与所述金属引线结构之间的电连接；以及7)提供一背照式CMOS传感器结构，将所述背照式CMOS传感器结构固定于所述重新布线层，以实现所述背照式CMOS传感器结构、所述逻辑芯片与所述金属引线结构之间的电性连接；其中，所述制作方法还包括使所述金属引线结构露出于所述封装材料的步骤。

优选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。

优选地，所述金属引线结构的高度大于所述逻辑芯片的厚度。