[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底，具有第一表面和与所述第一表面相对的第二表面；

通孔，具有第三表面和与所述第三表面相对的第四表面，并且穿透所述半导体衬底；

第一布线和第二布线，布置在所述第一表面上方；

第一缓冲器电路，经由所述第一布线电连接到所述通孔；

第二缓冲器电路，经由所述第二布线电连接到所述通孔；

测试电路，电连接到所述第一缓冲器电路和所述第二缓冲器电路；

其中所述第一布线和所述第二布线直接连接到所述通孔的所述第三表面，

其中所述第一布线和所述第二布线布置在所述通孔的所述第三表面的正上方，使得所述第一布线和所述第二布线与所述第三表面重叠。

2.根据权利要求1所述的半导体器件，

其中所述第一缓冲器电路电连接到第一电源，并且

其中所述第二缓冲器电路电连接到第二电源。

3.根据权利要求1所述的半导体器件，其中所述第一缓冲器电路和所述第二缓冲器电路中的一个缓冲器电路引起电流通过所述第一布线和所述第二布线流到另一个缓冲器电路。

4.根据权利要求1所述的半导体器件，其中所述测试电路基于所述第一布线和所述第二布线的电压来输出指示所述通孔的断开的发生的测试结果信号。

5.根据权利要求2所述的半导体器件，

其中所述第一缓冲器电路包括第一PMOS晶体管和第一阻抗元件，

其中所述第一PMOS晶体管和所述第一阻抗元件串联连接在所述第一电源与所述第一布线之间，

其中所述第二缓冲器电路包括第一NMOS晶体管和第二阻抗元件，

其中所述第一NMOS晶体管和所述第二阻抗元件中的每一个串联连接在所述第二电源与所述第二布线之间。

6.根据权利要求5所述的半导体器件，其中所述半导体器件还包括控制电路，所述控制电路控制所述第一PMOS晶体管和所述第一NMOS晶体管在所述通孔的断开测试期间同时进入导通状态。

7.根据权利要求2所述的半导体器件，其中

所述第一缓冲器电路包括连接在第一电源与所述第一布线之间的多个PMOS晶体管，

所述第二缓冲器电路包括连接在第二电源与所述第二布线之间的第二阻抗元件和多个NMOS晶体管，并且

所述半导体器件还包括控制电路，所述控制电路在断开测试的过程中控制要进入导通状态的PMOS晶体管的数量与要与所述多个PMOS晶体管同时进入导通状态的NMOS晶体管的数量之间的差。

8.根据权利要求4所述的半导体器件，其中

所述第一缓冲器电路包括向所述第一布线输出电流的输出缓冲器电路，

所述第二缓冲器电路包括基于所述第二布线的电压来输出所述测试结果信号的输入缓冲器电路。

9.根据权利要求1所述的半导体器件，其中

所述半导体器件具有连接布线部分，所述连接布线部分包括所述第三表面以及所述第一布线和所述第二布线的与所述第三表面重叠的部分。

10.根据权利要求1所述的半导体器件，还包括：

焊盘，形成在所述第四表面上；以及

微凸块，经由所述焊盘电连接到所述通孔。

11.根据权利要求10所述的半导体器件，

其中第一芯片包括所述半导体衬底以及所述第一布线和所述第二布线，

其中第二芯片包括存储器电路，

其中所述第二芯片通过所述微凸块和所述焊盘连接到所述第一芯片，使得所述微凸块和所述焊盘布置在所述第一芯片与所述第二芯片之间。