[发明专利]栅极区域图形化的高电子迁移率晶体管器件及制作方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及一种栅极区域图形化的高电子迁移 率晶体管器件及制作方法。

背景技术

以氮化镓(GaN)为代表的III-V族宽禁带化合物半导体材料，具有高击 穿电场、高电子饱和漂移速率和高热导率等特性，非常适用于制备大功率、高 速、大电压的电力电子器件。AlGaN/GaN HEMT作为其中最具吸引力的器件类型， 一方面得益于GaN和AlGaN之间的极强的自发极化和压电极化效应，使得 GaN/AlGaN之间形成高电子浓度和高电子迁移率的二维电子气(2-DEG)，电子浓 度高达1012-1013cm^-2，电子迁移率可高达2000cm²/V；另一方面，AlGaN/GaN HEMT 器件工艺简单，适合基于多种平台进行开发，开发周期短。

但是，正是由于AlGaN/GaN异质结之间高浓度的电子存在，使得标准AlGaN/GaN HEMT为常开型器件，驱动电压范围为-30-2V，器件完全导通栅极电 压一般为-5V，因此使用时需要负压驱动进行关断，有短路直通的潜在危险。此 外，对于功率器件来说，常开特征使得静态功耗较大，也是常规HEMT器件面临 的主要问题。因此，常关型(增强型)HEMT成为该领域研究者争相研究的热点。

目前，实现增强型HEMT主要方法是对栅极区域进行刻蚀，部分或者完全去 除栅下方的势垒层，从而降低栅电极下方的2-DEG的浓度，使阈值电压(V_th) 正向漂移。这种方案可以很好的实现器件的增强型操作，当前报道的最优阈值 电压为6.2V，能够完全满足器件分立和集成的应用。但是，因为栅极区2-DEG 的降低甚至完全没有，使得这类器件导通电流较小，导通电阻大，成为阻碍此 方案进一步发展的最大障碍。尽管，实验室和研究机构已经报道了很多基于结 构设计的改善措施，但工艺复杂度高，很难实现大批量加工的需要。

基于以上考虑，面对蓬勃发展的GaN器件开发领域，亟需开发一种满足大 阈值电压，大电流密度的增强型高电子迁移率晶体管器件加工工艺。

发明内容

本申请提供一种栅极区域图形化的高电子迁移率晶体管器件，用以解决现 有增强型高电子迁移率晶体管器件导通电流小、导通电阻大的缺陷；本申请同 时提供了一种栅极区域图形化的高电子迁移率晶体管器件的制作方法，在提高 器件电气性能的同时，解决传统的高电子迁移率晶体管器件加工工艺复杂、加 工成本高等问题。

为了解决上述问题，本发明的技术方案如下：

一种栅极区域图形化的高电子迁移率晶体管器件的制作方法，包括：

准备GaN外延片；

在GaN外延片的上表面上形成掩膜层；

在掩膜层预设形成栅极的区域上开设多个掩膜层开孔；

以多个掩膜层开孔的孔内区域为限，向下刻蚀至GaN外延片内部，以在GaN外延片上形成图形化栅极区域；

去除掩膜层；

在GaN外延片的上表面内沉积栅介质层并延伸至图形化栅极区域内；

刻蚀形成欧姆接触孔；

在欧姆接触孔内沉积欧姆金属；

欧姆金属图形化并高温退火，以形成源漏电极；

制作栅电极。

一种栅极区域图形化的高电子迁移率晶体管器件，包括：

GaN外延片；

隔离分布以实现电气绝缘的栅电极、源电极和漏电极，所述源电极和漏电 极分别形成于GaN外延片上表面；

形成于GaN外延片上表面至GaN外延片内部的图形化栅极区域，图形化栅 极区域对应于栅电极的位置；

形成于GaN外延片上表面、栅电极、源电极和漏电极之间的栅介质层，栅 介质层通过图形化栅极区域延伸至GaN外延片内。

形成于栅介质层上表面栅极区域的栅极金属和栅电极。

本发明的有益效果为：

1.本发明公开的一种栅极区域图形化的高电子迁移率晶体管器件的制作方 法，其制作工艺和条件均为Si CMOS工艺兼容，其工艺复杂度低，可操作性强， 制作成本低,为开发基于Si工艺兼容的增强型GaN HEMT量产方案提供了很好的 借鉴和参考。

2.本发明公开的一种栅极区域图形化的高电子迁移率晶体管器件，该器件 通过在GaN外延片上刻蚀纳米级的图形化栅极区域，在保证器件增强型操作的 同时，有效的保证了栅电极下方的2-DEG的浓度，提高了增强型HEMT器件的导 通电流，降低了导通电阻，可以很好的保证器件的稳定性和均匀性。

附图说明