[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底以及位于衬底上分立的鳍部，衬底包括周边区；在衬底上形成保护层，保护层至少露出鳍部顶部；形成保护层后，对鳍部进行氧等离子体处理；去除保护层；去除保护层后，形成横跨鳍部的栅氧化层，栅氧化层覆盖鳍部的部分侧壁和部分顶部表面。在氧等离子体处理的作用下，沿鳍部顶部指向底部的方向上，部分厚度的鳍部内掺杂有氧离子，因此使得栅氧化层在鳍部顶部的生长速率加快，从而鳍部顶部的栅氧化层厚度增加，相应降低周边器件的栅诱导漏极漏电流，进而改善周边器件的电学性能和可靠性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底以及位于所述衬底上分立的鳍部，所述衬底包括周边区；在所述衬底上形成保护层，所述保护层至少露出所述鳍部顶部；形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理后，去除所述保护层；去除所述保护层后，形成横跨所述鳍部的栅氧化层，所述栅氧化层覆盖所述鳍部的部分侧壁和部分顶部表面。

可选的，所述保护层还露出所述鳍部的部分侧壁。

可选的，露出于所述保护层的鳍部高度小于或等于

可选的，所述保护层为有机介质层、底部抗反射涂层、深紫外光吸收层或光刻胶层。

可选的，形成所述保护层的步骤包括：在所述衬底上形成保护材料层，所述保护材料层覆盖所述鳍部顶部；对所述保护材料层进行平坦化工艺或刻蚀工艺，去除部分厚度的所述保护材料层，剩余保护材料层作为所述保护层。

可选的，所述氧等离子体处理所采用的反应气体包括O₂、O₃和N₂O中的一种或多种。

可选的，所述氧等离子体处理的参数包括：反应气体的流量为17000sccm至18000sccm，工艺压强为4托至10托，工艺温度为30摄氏度至300摄氏度，工艺时间为35秒至45秒。

可选的，所述保护层为有机介质层或底部抗反射涂层，所述氧等离子体处理的工艺温度小于100摄氏度。

可选的，对所述鳍部进行氧等离子体处理后，沿所述鳍部顶部指向底部的方向上，2nm至3nm厚度的所述鳍部内掺杂有氧离子。

可选的，形成所述栅氧化层的工艺为原位蒸汽生成氧化工艺。

可选的，所述鳍部顶部的栅氧化层厚度为28nm至50nm，被所述保护层所覆盖的鳍部侧壁的栅氧化层厚度为25nm至45nm。