[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使介质结构替代所述牺牲层。所述方法能够形成位于介质结构上的鳍部。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅相比，SOI衬底具有很多的优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生拴锁效应。

目前较为成熟的SOI衬底的形成工艺主要有三种，具体为注氧隔离(SIMOX，Separation by Implanted Oxygen)工艺、硅片键合工艺和智能剥离(Smart Cut)工艺。

随着对SOI的研究进一步的深入，为了提高SOI的电学性能，超薄绝缘体上硅(ETSOI，Extremely Thin SOI)衬底已成为集成电路制造的新衬底。所述ETSOI衬底的位于绝缘层表面的顶部硅层很薄，利用所述ETSOI衬底形成的MOS晶体管具有非常小的短沟道效应。

然而，现有技术制备的SOI衬底的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高SOI衬底的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供第一基底部；在所述第一基底部上形成牺牲层；在部分所述牺牲层上形成鳍部，所述鳍部的材料与牺牲层的材料不同；形成所述鳍部之后，采用至少两次替位工艺去除牺牲层并形成介质结构，使所述介质结构替代所述牺牲层。

可选的，所述牺牲层的材料包括单晶半导体材料。

可选的，所述半导体单晶材料包括：硅锗或者碳化硅。

可选的，所述牺牲层的形成工艺包括：第二外延生长工艺。

可选的，所述牺牲层的厚度为：1纳米～1000纳米。

可选的，沿平行于基底表面的方向上，所述鳍部的尺寸为：1纳米～100纳米；沿垂直于基底表面的方向上，所述鳍部的尺寸为：1纳米～200纳米；所述鳍部的侧壁与基底表面的夹角为：70度～90度。

可选的，所述鳍部的形成步骤包括：在所述牺牲层上形成第二基底部，所述第二基底部的材料与牺牲层的材料不同；图形化所述第二基底部，形成所述鳍部。

可选的，所述第二基底部的厚度为：1纳米～1000纳米。

可选的，所述第二基底部的材料包括：硅、锗硅、碳硅或Ⅲ-Ⅴ族元素的单晶化合物；所述第二基底部的形成工艺包括：化学气相沉积工艺或者第一外延生长工艺。

可选的，所述第二基底部的材料为硅，所述第一外延生长工艺的参数包括：外延气体包括硅烷，温度为700摄氏度～800摄氏度，时间为20分钟～50分钟。

可选的，形成所述鳍部之后，形成介质结构之前，还包括：在所述第一基底部上形成隔离层，所述隔离层覆盖鳍部的侧壁，且暴露出鳍部的顶部表面。

可选的，形成所述牺牲层之后，形成鳍部之前，还包括：在所述牺牲层上形成隔离层，所述隔离层内具有开口，所述开口底部暴露出部分牺牲层的顶部表面；所述鳍部的形成方法包括：在所述开口内形成鳍部，所述鳍部覆盖所述隔离层的侧壁，且暴露出牺牲层的顶部表面。

可选的，所述鳍部的形成工艺包括：第一外延生长工艺；所述鳍部的材料包括：硅、锗硅、碳硅或Ⅲ-Ⅴ族元素的单晶化合物。