[发明专利]具有可编程存储器的集成电路及其制造方法

说明书

本发明涉及具有可编程存储器的集成电路及其制造方法，提供制造集成电路的方法及通过该方法所制造的集成电路。在例示性的实施例中，制造集成电路的方法包含在衬底内部形成第一及第二浅沟槽隔离，其中该第一及第二浅沟槽隔离具有初始浅沟槽高度。基部阱区为形成于该衬底中，其中该基部阱区是定位在该第一及第二浅沟槽隔离之间。栅极介电物是形成覆盖在该基部阱区上方，并且浮动栅极是形成覆盖在该栅极介电物上方。初始浅沟槽高度在该浮动栅极形成之后是降低至低于该初始浅沟槽高度的降低的浅沟槽高度。

技术领域

本技术领域一般是关于形成存储器单元的方法及通过此类方法所形成的存储器单元，并且尤其关于形成具有改良的编程效能的存储器单元及通过此类方法所制造的存储器单元。

背景技术

半导体产业是持续地朝向具有更高效能的更小及更复杂的微电子组件的制造而移动。市场压力正驱动该产业以生产更小的组件，但是亦具有显著的市场压力以降低成本及改善效能同时制造更小的组件。很多集成电路包含存储器单元以存储信息，并且该存储器单元结合其它微电子组件而变得更小及更为复杂。有几种不同类型的存储器单元，包含非易失性的及可再写的闪存。即使当该存储器单元为失去电源时，非易失性存储器保留存储的信息，并且当存储器单元是可再写入的时候，存储的信息可以改变。用于闪存的某些存储器单元通过充电或耗尽电性隔离组件而存储信息，并且该信息通过决定是否该隔离组件是经充电与否而回复。使用于闪存的其中一种类型的存储器单元包含保持该电荷的浮动栅极。当存储器单元的尺寸缩减时，该存储器单元的编程效能可能受到折衷，其中编程效能问题包含存储器单元在编程运作期间无法接受及保持适当的电荷。

因此，需要提供具有相比于传统的存储器单元有改良的编程效能的存储器单元的集成电路，以及用于制造该集成电路的方法。此外，需要提供使用既存的加工工艺以减少生产成本的改良的存储器单元。再者，从后续的实施方式及随附的权利要求书，配合随附的图式及本发明背景，本实施例的其它期望的特征及特性将变得显而易见。

发明内容

本发明提供制造集成电路的方法及通过该方法所制造的集成电路。在例示性的实施例中，制造集成电路的方法包含形成第一及第二浅沟槽隔离在衬底内部，其中该第一及第二浅沟槽隔离具有初始浅沟槽高度。基部阱区是形成在该衬底中，其中该基部阱区是定位在该第一及第二浅构槽隔离之间。栅极介电物是形成覆盖在该基部阱区上方，并且浮动栅极是形成覆盖在该栅极介电物上方。初始浅沟槽高度在该浮动栅极形成之后是降低至较低于该初始浅沟槽高度的降低的浅构槽高度。

以另一个实施例提供制造集成电路的方法。该方法包含形成第一及第二浅沟槽隔离在衬底内部，以及形成基部阱区于该衬底中，其中该基部阱区是定位在该第一及第二浅沟槽隔离之间。栅极介电物是形成覆盖在该基部阱区上方，并且浮动栅极是形成覆盖在该栅极介电物上方。该浮动栅极具有侧表面具有曝露表面区域，并且该侧表面的该曝露表面区域在形成该浮动栅极之后是增加的。

本发明以另一个实施例提供集成电路。该集成电路包含具有衬底底部表面的衬底。第一及第二浅沟槽隔离是配置在该衬底内部，其中该第一浅沟槽隔离包含第一顶部表面，位在从该衬底底部表面所量测的降低的浅沟槽高度处。在该衬底内部的基部阱区是配置在该第一及第二浅沟槽隔离之间，并且栅极介电物覆盖在该基部阱区上方。浮动栅极覆盖在该栅极介电物上方，其中该浮动栅极具有浮动栅极最低点，位在从该衬底底部表面所量测的浮动栅极底部高度处。该降低的浅沟槽高度是大于该浮动栅极底部高度从大约200埃至大约10埃。

附图说明

本发明实施例以下将配合下列图式作描述，其中相同的附图标记表示类似的元件，并且其中：

图1至11说明集成电路及用于该集成电路制造的方法的例示性的实施例，其中图1是透视图、图2至7是沿着图1的平面A-A所截取的剖视图及图8至11是沿着图1的平面B-B所截取的剖视图。

具体实施方式