[发明专利]具有可编程存储器的集成电路及其制造方法

权利要求书

1.一种制造集成电路的方法，包括：

形成第一浅沟槽隔离及第二浅沟槽隔离在衬底内部，其中，该第一浅沟槽隔离包括初始浅沟槽高度；

形成基部阱区于该衬底中，其中，该基部阱区是定位在该第一浅沟槽隔离与该第二浅沟槽隔离之间；

形成栅极介电物覆盖在该基部阱区上方并且延伸到该第一浅沟槽隔离和该第二浅沟槽隔离；

形成浮动栅极覆盖在该栅极介电物上方，其中，该浮动栅极包括侧表面，且其中，该侧表面的一部分由该第一浅沟槽隔离覆盖而该侧表面的曝露部分曝露；以及

在形成该浮动栅极之后，降低该初始浅沟槽高度至低于该初始浅沟槽高度的降低的浅沟槽高度。

2.如权利要求1所述的方法，其中，减少该初始浅沟槽高度包括将该第一浅沟槽隔离曝露于湿式蚀刻。

3.如权利要求1所述的方法，其中，该浮动栅极的该侧表面的该曝露部分并未由该第一浅沟槽隔离或该第二浅沟槽隔离覆盖。

4.如权利要求1所述的方法，更包括：

形成快闪介电物覆盖在该浮动栅极与该第一浅沟槽隔离上方。

5.如权利要求4所述的方法，其中，形成该快闪介电物包括形成包括第一快闪介电层、第二快闪介电层及第三快闪介电层的该快闪介电物。

6.如权利要求5所述的方法，其中，形成该快闪介电物包括形成包括二氧化硅的该第一快闪介电层、形成包括氮化硅的该第二快闪介电层及形成包括二氧化硅的该第三快闪介电层。

7.如权利要求1所述的方法，其中，降低该初始浅沟槽高度包括降低该初始浅沟槽高度从大约50埃至大约300埃。

8.如权利要求1所述的方法，更包括：

形成选择性栅极覆盖在该衬底上方并且邻接至该浮动栅极。

9.如权利要求8所述的方法，更包括：

形成源极于该衬底中；

形成漏极于该衬底中，其中，沟道是定义在该源极及该漏极之间的该衬底内部，并且其中，该选择性栅极及该浮动栅极覆盖在该沟道上方。

10.如权利要求1所述的方法，更包括：

最佳化该降低的浅沟槽高度。

11.如权利要求1所述的方法，其中：

降低该初始浅沟槽高度包括降低该初始浅沟槽高度至该降低的浅沟槽高度，其中，该初始浅沟槽高度及该降低的浅沟槽高度是经量测从该第一浅沟槽隔离的第一顶部表面至衬底底部表面；以及

形成该浮动栅极包括形成具有浮动栅极底部高度量测从浮动栅极最低点至该衬底底部表面的该浮动栅极，并且其中，该降低的浅沟槽高度是大于该浮动栅极底部高度从大约10埃至大约200埃。

12.一种制造集成电路的方法，包括：

形成第一浅沟槽隔离及第二浅沟槽隔离在衬底内部；

形成基部阱区于该衬底中，其中，该基部阱区是定位在该第一浅沟槽隔离与该第二浅沟槽隔离之间；

形成栅极介电物覆盖在该基部阱区上方并且延伸到该第一浅沟槽隔离和该第二浅沟槽隔离；

形成浮动栅极覆盖在该栅极介电物上方，其中，该浮动栅极具有带有曝露表面区域的侧表面，且其中，该侧表面的一部分由该第一浅沟槽隔离覆盖；以及

在形成该浮动栅极之后，增加该侧表面的该曝露表面区域。

13.如权利要求12所述的方法，更包括：

形成快闪介电物覆盖在该第一浅沟槽隔离及该浮动栅极上方。

14.如权利要求13所述的方法，更包括形成控制栅极覆盖在该快闪介电物上方。

15.如权利要求14所述的方法，其中，增加该侧表面的该曝露表面区域包括增加控制栅极至浮动栅极耦合比例。