[发明专利]形成封装结构的方法

说明书

一种形成封装结构的方法，包含形成凸块下金属层在第一介电层上；形成重分布结构在凸块下金属层上；放置半导体元件在重分布结构上；移除第一介电层的一部分以形成开口而暴露凸块下金属层；以及形成导电凸块部分嵌设在开口中，使得导电凸块电性连接凸块下金属层。

技术领域

本揭露是关于一种形成封装结构的方法。

背景技术

在半导体产业中，通过不断地缩小最小特征尺寸以允许更多元件被整合至一预定区域内，各种电子元件(例如：晶体管、二极管、电阻、电容等)的集成密度持续地被提升。在部分应用中，这些较小的电子元件也需要比以往更小的封装空间。部分较小型的半导体封装包含方形扁平封装(quad flat pack；QFP)、针插网格阵列(pin grid array；PGA)、球栅阵列(ball grid array；BGA)、覆晶技术(flip chips；FC)、三维集成电路封装(threedimensional integrated circuits；3DICs)、晶圆级封装(wafer level packages；WLPs)、凸块与导线直连(bond-on-trace；BOT)封装、以及层叠封装(package on package；PoP)结构。

发明内容

依据本揭露的一些实施方式，一种封装结构包含一半导体元件、一第一介电层、一重分布线、一导电凸块以及一凸块下金属层。第一介电层在半导体元件上，第一介电层具有一第一开口与一第二开口在第一介电层的的一第一表面与一第二表面之间，其中第一开口与第二开口沿着实质上相反的方向上渐缩。重分布线设置在第一介电层的第一开口中与该第一介电层的该第一表面上，且重分布线电性连接半导体元件。导电凸块部分嵌设在第二开口中，且导电凸块电性连接重分布线。凸块下金属层电性连接导电凸块，其中凸块下金属层整体设置在第一介电层的第二开口中。

依据本揭露的一些实施方式，一种封装结构包含一半导体元件、一第一介电层、一重分布线以及一导电凸块。第一介电层在半导体元件上，且第一介电层具有第一开口与第二开口在第一介电层的相对的表面之间。重分布线定义一第一凹陷。导电凸块包含在第一介电层的第二开口中的一嵌入部分，其中嵌入部分与第一凹陷沿着实质上相反的方向上渐缩，其中重分布线设置在导电凸块与半导体元件之间，重分布线设置在第一介电层的第一开口中与第一介电层的表面上，且重分布线电性连接导电凸块与半导体元件。凸块下金属结构包含杯状部分与从杯状部分的一外侧突出的一凸缘，其中凸缘比该杯状部分厚。

依据本揭露的一些实施方式，一种封装结构包含一半导体元件、一第一介电层、一重分布线、一第二介电层以及一导电凸块。第一介电层在半导体元件上。重分布线具有一第一部分，第一部分经由第一介电层的第一表面嵌入第一介电层中。第二介电层在半导体元件上，在第一介电层的一第二表面上且具有由一开口定义墙所定义的一开口。导电凸块具有一第二部分，第二部分通过第二介电层的开口嵌入第一介电层中，其中重分布线的第一部分与导电凸块的第二部分沿着实质上相反的方向渐缩，其中重分布线位于半导体元件与导电凸块之间，重分布线设置在第一介电层的第一开口中与第一介电层的第一表面上，重分布线电性连接半导体元件与导电凸块，且导电凸块接触整体的第二介电层的开口定义墙。

依据本揭露的一些实施方式，一种形成封装结构的方法包含：形成一凸块下金属层在一第一介电层上；在形成凸块下金属层之后，形成一重分布结构在凸块下金属层上；放置一半导体元件在重分布结构上；移除第一介电层的一部分以形成一开口而暴露凸块下金属层；以及形成一导电凸块至少在开口中使得导电凸块电性连接凸块下金属层。

依据本揭露的一些实施方式，一种形成封装结构的方法包含：形成一第二介电层于一第一介电层上；图案化第二介电层，以在第一介电层上形成一突出部；共形地形成一凸块下金属层在突出部上；放置一半导体元件在凸块下金属层上；以及移除第一介电层的一部分与突出部以暴露凸块下金属层。

依据本揭露的一些实施方式，一种封装结构的方法包含：在一载体上形成一重分布结构；在重分布结构上执行一第一电性测试；在执行完第一电性测试之后，放置一半导体元件在重分布结构上；以及以一模料封装半导体元件。