[发明专利]半导体器件封装及其制造方法

说明书

技术领域

本发明涉及半导体器件封装及其制造方法。更具体地，本发明涉及一种包括框架板(frame board)的半导体器件封装。

背景技术

在半导体器件封装中，电磁干扰(EMI)屏蔽形成在包封层上。可以在包封层中形成导电通孔，以将半导体器件封装的基板电连接到EMI屏蔽。可以使用激光钻孔、蚀刻或机械钻孔技术来形成导电通孔。然而，孔径比(aperture ratio)、过蚀刻、和失准(misalignment)可能不利地影响屏蔽效果。

发明内容

在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、第一及第二导电接垫、一第一框架板、一包封层、及一导电层。该基板具有一第一表面和与该第一表面相对的一第二表面。该第一电子部件、该等第一及第二导电接垫、该第一框架板在该基板的该第一表面上。该第一框架板围绕该第一电子部件及包含一第一导电通孔和一第二电子部件。该包封层包封该第一电子部件和该第一框架板。该导电层在该第一框架板和该包封层上。该第一导电通孔电连接到该第二导电接垫和该导电层，且该第二电子部件电连接到该第一导电接垫。

在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、一第一导电接垫、一第二导电接垫、一框架板、一包封层、及一导电层。该基板具有一顶表面。该第一电子部件、该第一导电接垫、及该第二导电接垫在该基板的该顶表面上。该框架板围绕该第一电子部件，及该框架板包含直接在该第一导电接垫上的一第一导电柱、直接在该第二导电接垫上的一第二导电柱、及直接在该第一导电柱和该第二导电柱上的一第二电子部件。该包封层包封该第一电子部件和该框架板。该导电层在该框架板和该包封层上。

在一些实施例中，根据一态样，一种半导体器件封装，其包含一基板、一第一电子部件、一第一导电接垫、一第二导电接垫、一框架板、一包封层、及一导电层。该基板具有一顶表面。该第一电子部件、该第一导电接垫、及该第二导电接垫在该基板的该顶表面上。该框架板界定一空腔，且该框架板包含在该第一导电接垫上的一第一导电柱、在该第二导电接垫上的一第二导电柱、及一第二电子部件。该第一电子部件设置在该空腔中，且该第二电子部件包括直接在该第一导电柱上的一第一端和直接在该第二导电柱上的一第二端。该包封层填充该空腔且包封该第一电子部件。该导电层在该框架板和该包封层上。

在一些实施例中，根据一态样，揭示一种用于制造半导体器件封装的方法，该方法包含：1)提供包括一第一表面、与该第一表面相对的一第二表面的一基板，一第一导电接垫在该基板的该第一表面上且一第二导电接垫在该基板的该第一表面上；2)将该第一电子部件附接到该基板的该第一表面；3)将一框架板放置在该第一导电接垫和该第二导电接垫上以围绕该第一电子部件；4)通过一包封层封装该第一电子部件和该框架板；5)移除一部分的该包封层以暴露该框架板；以及6)在该框架板和该包封层上形成一导电层。

附图说明

图1绘示根据本发明的一些实施例的半导体器件封装的上视图。

图2绘示根据本发明的一些实施例的半导体器件封装的截面图。

图3绘示根据本发明的一些实施例的半导体器件封装的截面图。

图4绘示根据本发明的一些实施例的半导体器件封装的截面图。

图5A、图5B、图5C、图5D、图5E、图5F及图5G绘示根据本发明的一些实施例的用于制造半导体器件封装的方法。

具体实施方式

贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。本发明的实施例将从结合附图进行的以下详细描述更显而易见。

空间说明，诸如「上面」、「下面」、「上」、「左」、「右」、「下」、「顶」、「底」、「垂直」、「水平」、「侧边」、「较高」、「较低」、「较上」、「较下」、「上方」、「下方」等等，皆说明关于一确定组件或组件群组、或一组件或组件群组之一确定平面，以用于如相关图式中所示之组件定向。应理解，此处所使用之空间说明仅用于图解说明之目的，且此处说明之结构之具体实施可以任何定向或方式作空间安置，本发明之实施例之优点并不为这种安置所偏离。

图1是根据本发明的一些实施例的半导体器件封装1的上视图。半导体器件封装1包括一基板10、电子部件11,13及16、及框架板12。

基板10可包括例如但不限于印刷电路板。基板10可包括用于电连接的导电迹线、通孔和接垫(图1中未示出)。