[发明专利]晶体管及半导体器件

说明书

本公开涉及晶体管及半导体器件。一种晶体管包括漏极、源极、栅电极以及源极和漏极之间的纳米线。该纳米线具有有第一厚度的第一部分和有大于第一厚度的第二厚度的第二部分。第二部分在第一部分与源极和漏极中的至少一个之间。当电压被施加到栅电极时，第一纳米线包括沟道。

技术领域

这里描述的一个或更多实施方式涉及半导体器件及用于制造半导体器件的方法。

背景技术

已经开发了各种技术以增加半导体器件的密度和集成度。一种技术涉及多栅晶体管的形成，其中鳍或纳米线形状的硅体被设置在衬底上。然后晶体管的栅极被形成在硅体的表面上。

多栅晶体管技术已经得到了许多电路设计者的青睐。例如，这样的晶体管可以包括三维沟道。此外，电流控制能力可以被增强而不增加栅长度。此外，利用这样的晶体管，有效地抑制短沟道效应(SCE)是可能的，在短沟道效应中沟道区域的电位受漏极电压影响。

发明内容

根据一个或更多实施方式，一种晶体管包括：漏极；源极；栅电极；以及在源极和漏极之间的第一纳米线，其中第一纳米线具有有第一厚度的第一部分和有不同于第一厚度的第二厚度的第二部分，其中第二部分在第一部分与源极和漏极中的至少一个之间，当电压被施加到栅电极时第一纳米线包括沟道。

根据一个或更多另外的实施方式，一种晶体管包括：漏极；源极；栅电极；以及纳米线，其在源极和漏极之间并且包括包含沟道膜的第一部分以及包含沟道膜和至少一个扩散膜的第二部分，其中第一部分不重叠栅电极并且第二部分重叠栅电极。

根据一个或更多另外的实施方式，一种半导体器件包括：包含第一晶体管的第一区域，第一晶体管包括第一栅电极、第一源极、第一漏极、以及在第一源极和第一漏极之间的第一纳米线，第一纳米线具有第一形状；以及包括第二晶体管的第二区域，第二晶体管包括第二栅电极、第二源极、第二漏极、以及在第二源极和第二漏极之间的第二纳米线，第二纳米线具有不同于第一形状的第二形状。

根据一个或更多另外的实施方式，一种用于制造晶体管的方法包括：形成纳米线、在纳米线的各侧形成源极区域和漏极区域、以及形成与纳米线相邻的栅电极，其中纳米线包括具有第一厚度的第一部分和具有大于第一厚度的第二厚度的第二部分，其中第二部分在第一部分与源极区域或漏极区域中的至少一个之间，当电压被施加到栅电极时纳米线包括沟道。

附图说明

通过参考附图详细描述示例性实施方式，特征对于本领域技术人员来说将变得明显，其中：

图1示出半导体器件的一实施方式；

图2示出沿图1中的剖切线A-A'截取的一实施方式；

图3示出图2中的第一纳米线的一实施方式；

图4示出沿图1中的剖切线B-B'截取的一实施方式；

图5示出沿图1中的剖切线C-C'截取的一实施方式；

图6示出图5中的外间隔物和内间隔物的一实施方式；

图7示出半导体器件的另一实施方式；

图8示出图7中的第一纳米线的一实施方式；

图9示出图7中的半导体器件的另一视图；

图10示出图7中的半导体器件的另一视图；

图11示出半导体器件的另一实施方式；

图12示出图11中的第一纳米线的一实施方式；

图13示出半导体器件的另一实施方式；

图14示出图13中的第一纳米线的一实施方式；

图15示出半导体器件的另一实施方式；