[发明专利]一种FinFET器件浅沟道隔离的平坦化仿真方法及系统

权利要求书

1.一种FinFET器件浅沟道隔离的平坦化仿真方法，其特征在于，包括：

将芯片版图进行网格划分，分别提取网格内的版图特征参数，版图特征参数包括等效线宽、等效间距以及等效图形密度；

获得氧化物淀积后的芯片淀积表面高度模型，以提供芯片的初始表面形貌高度，所述芯片淀积表面高度模型与版图特征参数相关；

获得氧化物淀积后网格内的图形密度；

根据淀积后网格内的图形密度和特征相关长度，获得网格内的图形有效密度；

获得芯片表面网格内的接触压力分布；

根据网格内的图形有效密度和接触压力分布，建立芯片的研磨去除速率模型；

以芯片的初始表面形貌高度为初始值，根据芯片的形貌高度与研磨去除率方程之间的关系，进行芯片表面形貌仿真。

2.根据权利要求1所述的方法，其特征在于，所述根据淀积后网格内的图形密度和特征相关长度，获得网格内的图形有效密度，包括：

将淀积后的网格内的图形密度依次进行平滑滤波处理和卷积运算，获得特征相关长度影响下的网格内的图形有效密度，其中，平滑滤波处理时采用高斯滤波处理，并在进行高斯滤波处理时引入特征相关长度，卷积运算时采用快速傅里叶变换处理。

3.根据权利要求1所述的方法，其特征在于，所述获得芯片表面网格内的接触压力分布，包括：

利用接触力学原理建立芯片表面整体接触压力方程组；

利用快速傅里叶变换以及共轭梯度法，从所述芯片表面整体接触压力方程组中获得芯片表面网格内的接触压力分布。

4.根据权利要求1所述的方法，其特征在于，所述根据网格内的图形的有效密度和接触压力分布，建立芯片的研磨去除率模型，包括：

根据Preston公式、接触压力以及研磨去除率，分别建立网格内沟槽内和沟槽外的研磨去除率模型。

5.一种FinFET器件浅沟道隔离的平坦化仿真系统，其特征在于，包括：

版图划分及参数获取单元，用于将芯片版图进行网格划分，分别提取网格内的版图特征参数，版图特征参数包括等效线宽、等效间距以及等效图形密度；

初始表面形貌高度获取单元，用于获得氧化物淀积后的芯片淀积表面高度模型，以提供芯片的初始表面形貌高度，所述芯片淀积表面高度模型与版图特征参数相关；

淀积后图形密度获取单元，用于获得氧化物淀积后网格内的图形密度；

有效密度获取单元，用于根据淀积后网格内的图形密度和特征相关长度，获得网格内的图形有效密度；

接触压力获取单元，用于获得芯片表面网格内的接触压力分布；

研磨去除速率获取单元，用于根据网格内的图形有效密度和接触压力分布，建立芯片的研磨去除速率模型；

形貌仿真单元，用于以芯片的初始表面形貌高度为初始值，根据芯片的形貌高度与研磨去除率方程之间的关系，进行芯片表面形貌仿真。

6.根据权利要求5所述的仿真系统，其特征在于，在所述有效密度获取单元中，将淀积后的网格内的图形密度依次进行平滑滤波处理和卷积运算，获得特征相关长度影响下的网格内的图形有效密度，其中，平滑滤波处理时采用高斯滤波处理，并在进行高斯滤波处理时引入特征相关长度，卷积运算时采用快速傅里叶变换处理。

7.根据权利要求5所述的仿真系统，其特征在于，在所述接触压力获取单元中，利用接触力学原理建立芯片表面整体接触压力方程组；利用快速傅里叶变换以及共轭梯度法，从所述芯片表面整体接触压力方程组中获得芯片表面网格内的接触压力分布。

8.根据权利要求5所述的仿真系统，其特征在于，研磨去除速率获取单元中，根据Preston公式、接触压力以及研磨去除率，分别建立网格内沟槽内和沟槽外的研磨去除率模型。