[发明专利]一种修调电路

说明书

本申请提供了一种修调电路包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部，采用本申请的方案，既保证了修调电路的布局需求，又可以降低修调电路占用的芯片保护环内部的面积，有效地降低了芯片的面积和成本。

技术领域

本申请涉及电路设计技术领域，特别涉及一种修调电路。

背景技术

随着集成电路工艺和涉及技术的发展，电路性能要求也越来越高，以便满足广泛的应用需求。但是，电路性能总是会受到半导体制造工艺的影响，出现电流镜失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配等问题，存在于芯片与芯片之前、晶圆与晶圆之间以及批次和批次之间，无法通过仿真软件进行有效的模拟和预测，但是可以通过修调技术对电路结构和电学参数进行调整，从而满足不同的应用需求。

修调电路广泛用于高精度模拟电路中，通过在晶圆制造完成后，在进行晶圆测试时，通过修调可以提高模拟电路的精度。一种流行的修调电路采用多晶硅或者金属作为熔丝。如图1所示，传统的多晶硅修调电路一般由修调压点(Trimming PAD)和熔丝(Fuse)构成，位于芯片保护环(Seal Ring(保护环)是介于芯片和划片槽(scrible line)之间的(保护)环)内部。两个修调压点之间的图形为熔丝，熔丝一般是两端宽，中间窄，当在两个修调压点之间加修调电压时(一般通过探针接触修调压点来实现加电压)，熔丝中间部分较两端窄，比较容易被熔断。当与熔丝连接的修调压点被加压时，所述加压的电信号会通过熔丝传递至与其连接的其他修调压点，同时熔断该熔丝，从而实现修调。

现有的修调电路大多位于芯片保护环内部，占用了芯片保护环内部的面积。

发明内容

本申请实施例提出了一种修调电路，用以克服现有的修调电路存在的不足。

本申请实施例提供了一种修调电路，包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；

所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部。

本申请实施例提供的修调电路包括：多个修调压点和一个或多个熔丝，由于多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部，可以有效降低修调电路占用的芯片保护环内部的面积，既保证了修调电路的布局需求，又有效地降低了芯片的面积和成本。

附图说明

下面将参照附图描述本申请的具体实施例，

图1为现有的修调电路的结构实例图；

图2为本申请实施例提供的修调电路的结构示意图一，其中，PAD1为第一修调压点，PAD2、PAD3和PAD4为三个其他修调压点，Fuse1、Fuse2和Fuse3为三个熔丝；

图3为本申请实施例提供的修调电路的结构示意图二，其中，PAD1为第一修调压点，PAD2为第二修调压点，PAD3为第三修调压点，PAD4为第四修调压点，Fuse1为第一熔丝，、Fuse2为第二熔丝Fuse3为第三熔丝。

具体实施方式