[发明专利]半导体器件的制作方法

说明书

一种半导体器件的形成方法，其包括：提供基底结构，所述基底结构包括晶体管，所述晶体管包括栅极结构以及位于所述栅极结构两侧的源极、漏极；进行预清洗；进行预清洗后至少在所述源极、漏极的表面形成金属层；向所述源极、漏极的表面掺入掺杂物，所述掺杂物的类型与所述源极、漏极的掺杂类型相同；进行退火，以使掺入了所述掺杂物的所述金属层与所述源极、漏极的表层反应生成金属硅化物。本发明的技术方案进一步缩小了晶体管源极和漏极的接触电阻。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着集成电路工艺节点不断缩小，晶体管的源极、漏极与插塞的接触面积越来越小，使得晶体管的源极、漏极与插塞的接触电阻随之增大，影响了晶体管的电学性能。为了减小源极和漏极的接触电阻，一般会在源极和漏极的表面形成金属硅化物。该金属硅化物的形成方法包括：在晶体管的表面形成金属层，然后，进行退火处理，使得金属层与源极、漏极的表层发生反应生成金属硅化物，最后，去除未发生反应的金属层。然而，随着集成电路工艺节点进一步的缩小，仅通过金属硅化物来减小接触电阻已不能满足器件的要求，如何进一步的减小源极和漏极的接触电阻成为业界亟待解决的技术问题。

发明内容

本发明要解决的技术问题：如何进一步的缩小晶体管源极和漏极的接触电阻。

为了解决上述问题，本发明的一个实施例提供了一种半导体器件的形成方法，其包括：提供基底结构，所述基底结构包括晶体管，所述晶体管包括栅极结构以及位于所述栅极结构两侧的源极、漏极；进行预清洗；进行所述预清洗后，至少在所述源极、漏极的表面形成金属层；向所述源极、漏极的表面掺入掺杂物，所述掺杂物的类型与所述源极、漏极的掺杂类型相同；进行退火，以使掺入了所述掺杂物的所述金属层与所述源极、漏极的表层反应生成金属硅化物。

可选地，在所述源极、漏极的表面形成金属层之后，向所述源极、漏极的表面掺入掺杂物。

可选地，还包括：

在所述源极、漏极的表面形成金属层之后，向所述源极、漏极的表面掺入掺杂物之前，在所述金属层上形成保护层；

向所述源极、漏极的表面掺入掺杂物之后，去除所述保护层。

可选地，向所述源极、漏极的表面掺入掺杂物之后，执行所述进行退火的步骤之前，去除所述保护层。

可选地，所述保护层的材料包括氧化硅。

可选地，还包括：在所述源极、漏极上形成插塞。

可选地，所述基底结构还包括覆盖所述晶体管的层间介电层，所述插塞的形成方法包括：

在所述预清洗之前，在所述层间介电层内形成露出所述源极、漏极的接触孔；

所述退火之后，向所述接触孔内填充导电材料以形成所述插塞。

可选地，在所述预清洗之前，在所述接触孔的侧壁形成侧墙。

可选地，所述晶体管为鳍式场效应晶体管。

可选地，所述鳍式场效应晶体管包括鳍部，所述栅极结构位于所述鳍部之上，并包括金属栅极以及所述金属栅极之上的盖帽层，所述源极、漏极包括位于所述鳍部内的凹槽以及填充于所述凹槽内的半导体材料。

可选地，所述晶体管包括PMOS晶体管、NMOS晶体管中的至少一个。

可选地，所述掺杂物为B或P。

可选地，所述预清洗包括物理溅射和干法刻蚀。

可选地，所述物理溅射采用Ar，且工艺参数包括：射频功率为100W～400W。