[发明专利]半导体装置

说明书

本申请要求于2016年5月2日在韩国知识产权局提交的第10-2016-0053978号韩国专利申请以及于2016年12月6日在美国专利商标局提交的第15/370,182号美国申请的优先权和权益，所述韩国专利申请和美国申请的公开内容通过引用全部包含于此。

技术领域

根据示例性实施例的设备和方法涉及一种半导体装置。

背景技术

近来，半导体装置正变得更小且具有更高的性能。因此，即使包括在半导体装置中的晶体管的小的结构差异也对半导体装置的性能产生大的影响。作为提高半导体装置的密度的缩放技术之一，已经提出了多栅极晶体管，在多栅极晶体管中，具有鳍形状或纳米线形状的硅体形成在基底上，栅极形成在硅体的表面上。

因为多栅极晶体管采用三维沟道，所以利于缩放。另外，可以增强电流控制能力，而不增加多栅极晶体管的栅极的长度。此外，可以有效地抑制涉及漏极电压对沟道区中的电位的影响的短沟道效应(SCE)。

顺便提及，随着沟道变薄，自加热或电离发生得更频繁。结果，会降低半导体装置的可靠性。

发明内容

一个或更多个示例性实施例提供了一种能够通过调节与漏极相邻的沟道区的厚度的方式来提高可靠性的半导体装置。

示例性实施例解决的目标可以不限于上述目标，因此，基于下面提供的描述，本领域技术人员可以清楚地理解在这里未提及的其他目标。

根据示例性实施例的方面，提供了一种半导体装置，所述半导体装置包括：漏区和源区，彼此间隔开；半导体图案，设置在漏区与源区之间，并且包括第一区域和第二区域，其中，第一区域的厚度大于第二区域的厚度，第一区域设置在漏区与第二区域之间；栅电极，与半导体图案交叉。

根据另一示例性实施例的方面，提供了一种半导体装置，所述半导体装置包括：基底；场绝缘膜，位于基底上；半导体图案，从基底突出并且包括第一区域和第二区域，其中，半导体图案的一部分从场绝缘膜的上表面突出；源区和漏区，设置在基底上且分别设置在半导体图案的两侧上；栅电极，与半导体图案交叉，其中，半导体图案的第一区域设置在漏区与第二区域之间，半导体图案的第一区域的厚度大于半导体图案的第二区域的厚度。

根据另一示例性实施例的方面，提供了一种半导体装置，所述半导体装置包括：漏区和源区，彼此间隔开；沟道区，设置在漏区与源区之间；栅电极，与沟道区交叉，其中，沟道区的与漏区邻近的区域的厚度大于沟道区的与源区邻近的区域的厚度。

附图说明

通过参照附图的下面的详细描述，上述的和其他的方面和特征将变得更明显，在附图中：

图1是根据示例性实施例的半导体装置的透视图；

图2是沿着图1的线A-A'截取的剖视图；

图3是根据示例性实施例的半导体装置的透视图；

图4是沿着图1的线A-A'截取的剖视图；

图5是沿着图1的线B-B'截取的剖视图；

图6是图5的区域K的放大图；

图7是沿着图1的线B-B'截取的剖视图；

图8是沿着图1的线B-B'截取的剖视图；

图9是图8中示出的区域L的放大图；

图10至图15是根据示例性实施例的半导体装置的剖视图；

图16至图23是沿着图1的线C-C'截取的剖视图；

图24至图32是根据示例性实施例的半导体装置的剖视图；

图33是图32中示出的区域M的放大图；

图34至图44是根据示例性实施例的半导体装置的剖视图；

图45是包括根据示例性实施例的半导体装置的片上系统(SoC)系统的框图。

具体实施方式

现在将参照附图在下文中更充分地描述示例性实施例。然而，示例性实施例可以以不同的形式实施，并且不应被解释为限于在这里所阐述的示例性实施例。相反，提供这些示例性实施例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达发明构思的范围。贯穿说明书，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。

将理解的是，当元件或层被称为“连接到”或“结合到”另一元件或层时，该元件或层可以直接连接到或结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件或层被称为“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。如在这里所使用的，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。