[发明专利]具有嵌入闪存存储器的动态随机存储器元件及其制作方法

说明书

本发明公开一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法，包含有一半导体基底，具有一DRAM阵列区及一周边区，其中周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。多个DRAM存储单元，设于DRAM阵列区内。一闪存存储器，设于嵌入闪存存储器形成区内，其中闪存存储器包含一ONO存储结构及一闪存存储器栅极结构。一第一晶体管，设于第一晶体管形成区内。

技术领域

本发明涉及一种半导体元件及其制作方法，特别是涉及一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法。

背景技术

已知，为了进行芯片修复，动态随机存取存储器芯片中常设有冗置的电熔丝(eFuse)或激光熔丝(Laser Fuse)。

然而，冗置的电熔丝或激光熔丝十分占据芯片面积，且无重复写入功能。此外，激光熔丝的体积虽然比电熔丝小，但是需要额外的高压电路设计。

因此，该技术领域仍需要一种尺寸更加微缩的冗置嵌入元件，能提供芯片修复或测试功能，具有高可靠度且可重复写入，且能与动态随机存取存储器元件的制作工艺相容。

发明内容

本发明的主要目的在于提供一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法，以解决上述现有技术的不足与缺点。

根据本发明一实施例，提供一种具有嵌入闪存存储器的动态随机存储器元件的制作方法。首先提供一半导体基底，具有一动态随机存储器(DRAM)阵列区及一周边区，其中该周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。于该DRAM阵列区及该周边区上形成至少一氧化硅-氮化硅-氧化硅(ONO)层。

图案化该ONO层，以于该嵌入闪存存储器形成区上形成一ONO存储结构，并显露出该第一晶体管形成区内的该半导体基底。在该第一晶体管形成区内的该半导体基底上形成一第一栅极氧化层。在该DRAM阵列区及该周边区上全面沉积一第一栅极导电层。

对该DRAM阵列区进行一接触洞蚀刻制作工艺，蚀穿该第一栅极导电层、该ONO层，及部分该半导体基底，以形成一接触洞。在该DRAM阵列区及该周边区上全面沉积一第二栅极导电层，且使该第二栅极导电层填入该接触洞，以形成一接触结构。

在该第二栅极导电层上形成一金属层。图案化该金属层及该第一、第二栅极导电层，在该嵌入闪存存储器形成区内的该ONO存储结构上形成一闪存存储器栅极结构、在该第一晶体管形成区内形成一第一晶体管栅极结构，并于该DRAM阵列区形成至少一位线。

根据本发明另一实施例，提供一种具有嵌入闪存存储器的动态随机存储器元件，包含有一半导体基底，具有一动态随机存储器(DRAM)阵列区及一周边区，其中该周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。

多个DRAM存储单元，设于该DRAM阵列区内；一闪存存储器，设于该嵌入闪存存储器形成区内，其中该闪存存储器包含一ONO存储结构以及一闪存存储器栅极结构。一第一晶体管，设于该第一晶体管形成区内。

为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图7为本发明实施例所绘示的具有嵌入闪存存储器的动态随机存储器元件的制作方法的示意图。

主要元件符号说明

11 DRAM存储单元

12 闪存存储器

13 第一晶体管

14 第二晶体管

22 沟槽绝缘结构

30 氧化硅-氮化硅-氧化硅(ONO)层