[发明专利]制作半导体元件的方法

权利要求书

1.一种制作半导体元件的方法，包括：

提供一基底、一硬掩模层以及一第一掩模图案，其中该基底具有元件区以及切割道区，该硬掩模层设置于该基底上，且该第一掩模图案设置于该硬掩模层上，且其中该第一掩模图案包括多条条状元件图案以及多条条状对位图案，各该条状元件图案分别沿着一第一方向设置于该元件区中，该多条条状元件图案沿着一第二方向依序排列，各该条状对位图案分别沿着该第一方向设置于该切割道区中，该多条条状对位图案沿着该第二方向依序排列，任两相邻的该多条条状元件图案之间具有第一间隙，任两相邻的该多条条状对位图案之间具有第二间隙，且该第二间隙的宽度大于该第一间隙的宽度；

在该第一掩模图案上均匀覆盖一间隙壁层；

在该多个第一间隙中的该间隙壁层上形成一第二掩模图案，该第二掩模图案的上表面低于该第一掩模图案的上表面；

对该间隙壁层进行一第一蚀刻制作工艺，移除位于该第一掩模图案与该第二掩模图案之间以及位于该第二间隙中的该间隙壁层，并暴露出该硬掩模层；

以该第一掩模图案与该第二掩模图案为掩模图案化该硬掩模层，以形成一硬掩模图案；以及

以该硬掩模图案为掩模蚀刻该基底，以于该基底中形成多个第一沟槽以及多个第二沟槽，其中各该第二沟槽的深度大于各该第一沟槽的深度。

2.如权利要求1所述的制作半导体元件的方法，其中该第二间隙的宽度大于该第一间隙的宽度的20倍。

3.如权利要求1所述的制作半导体元件的方法，其中形成该第二掩模图案包括：

在该间隙壁层上形成一掩模材料层，且该掩模材料层填满该多个第一间隙与该多个第二间隙；以及

对该掩模材料层进行一第二蚀刻制作工艺，移除位于该第一掩模图案上以及位于该多个第二间隙中的该掩模材料层，并于该多个第一间隙中形成该第二掩模图案，其中该第二掩模图案包括多个区块，分别位于各该第一间隙中。

4.如权利要求1所述的制作半导体元件的方法，其中该第一蚀刻制作工艺还包括移除该硬掩模层被各该第二间隙暴露出的一部分，以于该硬掩模层上形成多个第一凹陷。

5.如权利要求4所述的制作半导体元件的方法，其中该基底包括半导体基底、氧化物层以及图案转移层，且该氧化物层与该图案转移层依序堆叠于该半导体基底上，且其中图案化该硬掩模图案还包括于该图案转移层上形成多个第二凹陷，分别对应各该第一凹陷。

6.如权利要求5所述的制作半导体元件的方法，其中蚀刻该基底包括蚀刻该图案转移层与该氧化物层，以形成一转移图案与一氧化物图案，并暴露出该半导体基底。

7.如权利要求6所述的制作半导体元件的方法，还包括：

在形成该转移图案与该氧化物图案之后移除该硬掩模图案；以及

进行一第三蚀刻制作工艺，蚀刻暴露出的该半导体基底，以于该半导体基底中形成多个第三沟槽以及多个第四沟槽，其中该多个第三沟槽位于该元件区中，该多个第四沟槽位于该切割道区中，且各该第四沟槽的深度大于各该第三沟槽的深度。

8.如权利要求1所述的制作半导体元件的方法，其中最邻近该多条条状元件图案的该条状对位图案与最邻近该多条条状对位图案的该条状元件图案之间具有第三间隙，该第三间隙的宽度大于该第一间隙的宽度，且蚀刻该基底包括于对应该第三间隙的该基底中形成一第五沟槽。

9.如权利要求1所述的制作半导体元件的方法，其中提供该第一掩模图案包括：

在该硬掩模层上依序覆盖一有机层与一含硅层；

在该含硅层上形成一光致抗蚀剂图案；

以该光致抗蚀剂图案为掩模，图案化该含硅层；以及

图案化该有机层并移除该光致抗蚀剂图案，以形成该第一掩模图案。