[发明专利]半导体存储装置及其形成方法

说明书

本发明公开一种半导体存储装置及其形成方法，该半导体存储装置包含基底、多个位线、栅极结构、侧壁层与第一间隙壁。基底包含存储区与周边区，多个位线是设置在基底上，并位于存储区内，而栅极结构则是设置在基底上，并位于周边区内。侧壁层覆盖多个位线与栅极结构的一侧壁。第一间隙壁则是设置在栅极结构的两侧，并覆盖在侧壁层上。

技术领域

本发明涉及一种半导体存储装置及其制作工艺，特别是涉及一种动态随机处理存储器装置及形成动态随机处理存储器装置位于周边区内的一间隙壁的制作工艺。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor,MOS)晶体管与一电容(capacitor)串联组成。

存储单元的MOS晶体管结构因产品需求或/及存储单元密度等考虑而有许多不同的结构设计，故有时存储单元的MOS晶体管结构会与同一芯片上其他区域的晶体管结构不同，进而造成制作工艺上的复杂度提升。因此，如何有效地整合存储单元的MOS晶体管与其他区域中不同晶体管的制作工艺对于相关业界来说是非常重要的课题。

发明内容

本发明提供了一种半导体存储装置的形成方法，其先形成同时覆盖位线与一部分栅极结构的侧壁层，并利用该侧壁层作为后续蚀刻制作工艺的蚀刻停止层，来避免该蚀刻制作工艺造成其他元件的损伤。

本发明另提供了一种半导体存储装置，其在周边区的栅极结构上形成有不对称的侧壁结构，可保护下方元件受到后续蚀刻制作工艺的损伤。

为达上述目的，本发明的一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，该基底包含一存储区与一周边区。然后，在该基底上形成多个位线，该些位线位于该存储区内，并且在该基底上形成一栅极结构，该栅极结构位于该周边区内。接着，形成一侧壁层，覆盖该些位线与该栅极结构的一侧壁。最后，在该栅极结构的两侧形成一第一间隙壁，该第一间隙壁覆盖在该侧壁层上。

为达上述目的，本发明的另一实施例提供一种半导体存储装置，其包含一基底、多个位线、一栅极结构、一侧壁层与一第一间隙壁。该基底包含一存储区与一周边区，该些位线是设置在该基底上，并位于该存储区内，而该栅极结构同样是设置在该基底上，但是位于该周边区内。该侧壁层覆盖该些位线与该栅极结构的一侧壁。该第一间隙壁则是设置在该栅极结构的两侧，并覆盖在该侧壁层上。

本发明主要是利用两次掩模覆盖区域的差异，使先形成的侧壁层可做为后续蚀刻制作工艺中的蚀刻停止层，以避免该蚀刻制作工艺过度向下蚀刻而损伤位于基底内元件。由此，利用前述形成方法而达到的半导体存储装置能具有优化的结构特征，而能达到较佳的元件效能。

附图说明

图1至图7为本发明第一优选实施例中半导体存储装置的形成方法的步骤示意图，其中：

图1为一半导体存储装置于形成方法之初的剖面示意图；

图2为一半导体存储装置于形成一材料层后的剖面示意图；

图3为一半导体存储装置于形成一掩模层后的剖面示意图；

图4为一半导体存储装置于形成另一材料层后的剖面示意图；

图5为一半导体存储装置于形成另一掩模层后的剖面示意图；

图6为一半导体存储装置于进行一蚀刻制作工艺后的剖面示意图；

图7为一半导体存储装置于形成一介电层后的剖面示意图；