[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有鳍部；在所述基底上形成伪栅极层，所述伪栅极层包括：覆盖所述鳍部部分侧壁的第一伪栅极部和横跨所述鳍部的第二伪栅极部，所述第一伪栅极部包括：第一区和位于所述第一区两侧的第二区，且所述第一区与第二区在沿鳍部延伸方向上邻接，所述第二伪栅极部位于所述第一伪栅极部第一区的顶部表面，所述第一伪栅极部的顶部表面低于所述鳍部的顶部表面；在所述伪栅极层两侧的鳍部内形成源漏掺杂区。所述方法能够提高半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此使亚阈值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

然而，随着半导体器件集成度的进一步提高，鳍式场效晶体管的性能有待进一步提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述技术问题，本发明提供一种半导体结构，包括：基底，所述基底上具有鳍部；位于基底上的伪栅极层，所述伪栅极层包括：覆盖所述鳍部部分侧壁的第一伪栅极部和横跨所述鳍部的第二伪栅极部，所述第一伪栅极部包括：第一区和位于所述第一区的两侧的第二区，且所述第一区与第二区在沿鳍部延伸方向上邻接，所述第二伪栅极部位于所述第一伪栅极部的第一区的顶部表面，所述第一伪栅极部的顶部表面低于所述鳍部的顶部表面；位于所述伪栅极层两侧鳍部内的源漏掺杂区。

可选的，所述第一伪栅极部的顶部表面到所述鳍部的顶部表面的距离为： 5纳米～35纳米。

可选的，所述第一伪栅极部第二区沿鳍部延伸方向上的尺寸为：1纳米～5 纳米。

可选的，所述鳍部之间的基底上具有隔离结构；所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构的顶部表面低于所述鳍部的顶部表面；所述伪栅极层还位于所述隔离结构顶部表面。

可选的，所述第一伪栅极部的顶部表面到所述隔离结构顶部表面的距离为：5纳米～35纳米。

可选的，所述源漏掺杂区包括：外延层；所述外延层位于所述鳍部上。

相应的，本发明还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有鳍部；在所述基底上形成伪栅极层，所述伪栅极层包括：覆盖所述鳍部部分侧壁的第一伪栅极部和横跨所述鳍部的第二伪栅极部，所述第一伪栅极部包括：第一区和位于所述第一区两侧的第二区，且所述第一区与第二区在沿鳍部延伸方向上邻接，所述第二伪栅极部位于所述第一伪栅极部的第一区的顶部表面，所述第一伪栅极部的顶部表面低于所述鳍部的顶部表面；在所述伪栅极层两侧的鳍部内形成源漏掺杂区。