[发明专利]三维闪存器件及其制造方法

说明书

本发明公开了一种三维闪存器件及其制造方法，涉及半导体技术领域。该制造方法包括：提供半导体结构，该半导体结构包括：衬底；在该衬底上的第一绝缘物层；在该第一绝缘物层上的鳍片结构，该鳍片结构包括：在第一绝缘物层上交替堆叠的第一栅极层和第二绝缘物层；分别在鳍片结构的两侧面上的第三绝缘物层，其中，该第一绝缘物层、该第二绝缘物层和该第三绝缘物层包围第一栅极层；以及覆盖在鳍片结构和第三绝缘物层上的至少一个沟道层；以及沿着鳍片结构的延伸方向刻蚀沟道层、第二绝缘物层和第一栅极层以形成沟槽，其中，该沟槽将沟道层、第二绝缘物层和第一栅极层分别分成相对的两部分。本发明提高了三维闪存单元的位密度。

技术领域

本发明涉及半导体技术领域，特别涉及一种三维闪存器件及其制造方法，更具体地，涉及一种VSAT(Vertical Stacked Array Transistor，垂直堆叠阵列晶体管)及其制造方法。

背景技术

3D(三维)NAND闪存器件被认为是一种最有前景的闪存器件，它有利于进一步缩小NAND闪存器件的尺寸。与2D(二维)NAND闪存器件比较，3D NAND闪存器件通过堆积多层结构可以增加存储密度，所以它受光刻和器件尺寸的限制较小。根据电流的流向，3D NAND闪存器件可以分成立式沟道NAND和立式栅极NAND。目前，3D NAND闪存器件有P-BiCS(Pipe-shaped Bit Cost Scalable，管形比特值可调)闪存器件、TCAT(Terabit Cell ArrayTransistor，太比特单元阵列晶体管)、VSAT等。

目前，VSAT的存储单元的密度较低，在一些情况下并不能满足存储需求。此外，VSAT采用先栅极(Gate First)工艺，而先栅极工艺不能采用金属栅极，因此VSAT的阈值电压比较高，而且由于现有的位线电流(即沟道电流)沿着沟道先向上流动，再向下流动(构成倒“U”型)，这限制了堆叠的可扩展性。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种三维闪存器件的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底；在所述衬底上的第一绝缘物层；在所述第一绝缘物层上的鳍片结构，所述鳍片结构包括：在所述第一绝缘物层上交替堆叠的第一栅极层和第二绝缘物层；分别在所述鳍片结构的两侧面上的第三绝缘物层，其中，所述第一绝缘物层、所述第二绝缘物层和所述第三绝缘物层包围所述第一栅极层；以及覆盖在所述鳍片结构和所述第三绝缘物层上的至少一个沟道层；以及沿着所述鳍片结构的延伸方向刻蚀所述沟道层、所述第二绝缘物层和所述第一栅极层以形成沟槽，其中，所述沟槽将所述沟道层、所述第二绝缘物层和所述第一栅极层分别分成相对的两部分。

在一个实施例中，在形成所述沟槽的过程中，所述沟槽在内部侧面分别相对地露出所述第一栅极层；所述方法还包括：去除所述第一栅极层以形成多个凹槽；以及在每个所述凹槽中形成第二栅极层。

在一个实施例中，所述第二栅极层为金属栅极层。

在一个实施例中，所述金属栅极层的材料包括钨。

在一个实施例中，在每个所述凹槽中形成第二栅极层的步骤包括：在所述沟槽中沉积第二栅极材料层，所述第二栅极材料层填充所述多个凹槽；以及对所述第二栅极材料层执行刻蚀，以去除所述第二栅极材料层的在每个所述凹槽之外的部分，使得在每个凹槽内剩余一部分第二栅极材料层，并且剩余的各部分第二栅极材料层互相不连接，从而在每个所述凹槽中形成第二栅极层。

在一个实施例中，在提供半导体结构的过程中，在所述鳍片结构的两侧分别形成有在所述第一绝缘物层上的凹陷；在形成所述沟槽之前，所述方法还包括：形成填充所述凹陷的牺牲层，所述牺牲层覆盖所述沟道层；以及对所述牺牲层执行平坦化以露出所述沟道层的上表面；以及在形成所述第二栅极层之后，所述方法还包括：去除所述牺牲层。

在一个实施例中，所述牺牲层的材料包括不含氮的碳。