[发明专利]半导体装置及其制造方法

说明书

本发明涉及一种半导体装置及其制造方法。根据实施方式，半导体装置具备基底层、积层体、及绝缘层。所述积层体设置在所述基底层上，且具有隔着绝缘体积层的多个电极层。所述积层体具有第1积层部及第2积层部。所述第2积层部的所述多个电极层具有在第1方向形成级差而阶梯状地排列的多个阶面部。所述绝缘层设置在所述多个阶面部之上，且包含氧化硅作为主成分。所述绝缘层具有上层部及下层部。所述上层部的氧组成比低于所述下层部的氧组成比。

相关申请案

本申请案享有以美国临时专利申请案62/393,708号(申请日：2016年9月13日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

实施方式涉及一种半导体装置及其制造方法。

背景技术

为了使三维存储器装置的多个电极层与控制电路连接，提出有多个电极层的阶梯状接触构造。将具有多个电极层(或置换为电极层的牺牲层)与多个绝缘层的积层体的一部分加工为阶梯状之后，在该阶梯部上形成绝缘层。接触部贯通该绝缘层而到达阶梯部。另外，在工艺上，或为了电分离，也提出有将积层体与阶梯部上的绝缘层一次蚀刻而形成狭缝。

发明内容

实施方式提供一种接触构造中的布局的自由度较高的半导体装置及其制造方法。

实施方式的半导体装置具备基底层、积层体、及绝缘层。所述积层体设置在所述基底层上，且具有隔着绝缘体而积层的多个电极层。所述积层体具有第1积层部及第2积层部。所述第2积层部的所述多个电极层具有在第1方向形成级差而阶梯状地排列的多个阶面部。所述绝缘层设置在所述多个阶面部之上，且包含氧化硅作为主成分。所述绝缘层具有上层部及下层部。所述上层部的氧组成比低于所述下层部的氧组成比。

附图说明

图1是实施方式的半导体装置的示意俯视框图。

图2是实施方式的半导体装置的示意俯视图。

图3是实施方式的半导体装置的存储单元阵列的示意立体图。

图4是图2中的A-A'剖视图。

图5A是图4中的一部分的放大剖视图，图5B是图5A中的D-D'剖视图。

图6是图2中的B-B'剖视图。

图7是图2中的C-C'剖视图。

图8、9、10、11、12、13、14、15、16、17、18、19A、19B、20A、20B、21A、21B、22A、22B、23A、23B、24、25A、25B、26A、26B、27A、27B、28A、28B是表示实施方式的半导体装置的制造方法的示意图。

图29是实施方式的半导体装置的存储单元阵列的示意立体图。

具体实施方式

以下，参照附图对实施方式进行说明。此外，在各附图中，对相同的要素标注相同的符号。

在实施方式中，作为半导体装置，例如对具有三维构造的存储单元阵列的半导体存储装置进行说明。

图1是实施方式的半导体装置的示意俯视框图。

图2是实施方式的半导体装置的示意俯视图。

实施方式的半导体装置具有存储器区域MA及阶面区域(或阶梯区域)TA。在存储器区域MA设置着存储单元阵列1。在阶面区域TA设置着阶梯部2。存储单元阵列1及阶梯部2设置在相同的衬底上。

图3是实施方式的存储单元阵列1的示意立体图。

图4是图2中的A-A'剖视图。