[发明专利]半导体芯片的沟槽肖特基表面平坦化加工工艺

说明书

技术领域

本发明属于半导体加工制造领域，特别适用于半导体芯片加工工艺中的表面平坦化工艺，更具体的说，涉及一种先进的沟槽肖特基的表面平坦化工艺。

背景技术

当前，功率半导体器件在电源转换领域具有无可替代的作用，尤其是沟槽型半导体功率器件，由于它们拥有极低的正向导通压降、优异的反向恢复特性、大幅降低的芯片价格，受到市场的广泛认可。然而，其加工工艺要求极其苛刻。由于硅片表面沟槽的存在，首先，由于光刻胶的回流特性，在沟槽拐角处的光刻胶厚度比无沟槽处的厚度显著降低，导致对后续刻蚀工艺的刻蚀选择比提升，在某些情况下甚至会导致介质产生刻蚀缺陷；其次，由于沟槽深度以及宽度的变化，会导致刻蚀时介质的刻蚀速率产生变化，导致介质膜厚极差变大，图形线条变化加大；最后，由于沟槽处表面介质的起伏，会导致后续正面金属化接触电阻变大，在某些情况下甚至会出现金属空洞。综合以上几种因素，导致沟槽型半导体功率器件表面加工工艺难度显著增加。因此有必要开发新的沟槽肖特基表面平坦化工艺。

传统表面平坦化工艺包括多种方式，其中一种利用光刻胶进行平坦化的过程，包括，光刻匀胶，光刻胶回刻，介质刻蚀，光刻胶剥离。对于沟槽肖特基使用传统表面平坦化工艺，由于沟槽的存在，以及光刻胶的回流特性，会使沟槽顶部的光刻胶厚度显著低于芯片其余位置处的光刻胶厚度；由于刻蚀负载效应的存在，这会导致平坦化后芯片表面的介质刻蚀厚度极差显著扩大，在沟槽台阶顶部甚至会出现介质刻蚀缺陷。本发明针对现有技术的不足，提出一种显著提高台阶处的光刻胶厚度、提高介质刻蚀后的沟槽肖特基表面平整度、同时显著抑制刻蚀负载效应。

发明内容

本发明所要解决的技术问题是提供一种半导体芯片沟槽肖特基表面平坦化加工工艺，其能够显著提高沟槽台阶处的光刻胶厚度、抑制刻蚀负载效应、同时降低介质刻蚀厚度极差，减小刻蚀缺陷的形成。

为解决上述技术问题，本发明提供的技术方案是一种半导体芯片的沟槽肖特基表面平坦化加工工艺，其包括第一次光刻匀胶，第一次光刻胶回刻，第二次光刻匀胶，第二次光刻胶回刻，介质刻蚀，光刻胶剥离，所述第一次光刻胶匀胶和所述第二次光刻胶匀胶的光刻胶厚度为0.5～5.0um；所述第一次光刻胶回刻厚度为所述光刻胶厚度1.0～1.4倍；所述第二次光刻胶回刻厚度为的为所述光刻胶厚度0.7～1.1倍。

所述第一次光刻胶回刻和所述第二次光刻胶回刻均采用干法刻蚀工艺。

所述干法刻蚀工艺为等离子体刻蚀、反应离子刻蚀或聚焦离子刻蚀。

在所述第一次光刻胶回刻前后增加单次或多次烘烤过程及冷却过程。

所述烘烤温度75～130℃，时间3～300秒。

所述冷却过程为自然冷却或冷板冷却，所述冷板冷却温度20～30℃，冷却时间30s～30min。

本发明的半导体芯片沟槽肖特基表面平坦化工艺，通过增加一次光刻匀胶及光刻回刻，便能够显著提高沟槽台阶处的光刻胶厚度，抑制刻蚀负载效应，提高沟槽肖特基的表面平整度，提高产品加工质量。在某些情况下，因光刻胶在沟槽台阶处的厚度显著低于无沟槽区域的光刻胶厚度，采用传统匀胶工艺甚至需要增加一次光刻、刻蚀来弥补光刻胶厚度降低带来的负面作用。本发明的沟槽肖特基表面平坦化工艺，仅增加光刻胶回刻以及一次光刻匀胶过程。

附图说明

图1，本发明沟槽肖特基表面平坦化工艺流程示意图。

具体实施方式

针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。本发明的沟槽肖特基表面平坦化工艺方法，依次主要包括第一次光刻匀胶、第一次光刻胶回刻、第二次光刻匀胶、第二次光刻胶回刻、介质刻蚀、光刻胶剥离。