[发明专利]存储器及其制备方法

说明书

本发明提供了一种存储器及其制备方法，所述制备方法包括：在用于形成位线接触的位线接触区的半导体衬底中形成一掺杂区，在用于形成外围晶体管的外围电路有源区的半导体衬底上形成一外围闸极介电层，所述掺杂区和所述外围闸极介电层的形成工艺相互结合；在位线接触区的半导体衬底上形成一与所述掺杂区接触的位线接触，在所述外围闸极介电层上形成一外围闸极电极层，所述位线接触与所述外围闸极电极层形成在不同的区域中，两者并没有接触，同时在对应的存储器电路中也没有直接连接，并且，所述位线接触和所述外围闸极电极层通过同一工艺步骤形成。即，本发明中的存储器的制备方法，其制备工艺更为简单，有效节省了工艺流程，节省制备成本；同时，还可有效改善所形成的存储器的漏电流现象，提高存储器的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其制备方法。

背景技术

存储器包括用于存储数据的存储单元阵列，以及位于所述存储单元阵列外围的外围电路。其中，所述存储单元阵列由多个呈阵列排布的存储单元对构成，在所述存储单元对之间通常形成有一位线接触，所述位线接触与存储单元中的源区/漏区接触。

然而，目前的存储器中，位线接触与源区/漏区之间仍存在着较大的漏电流现象，进而对存储器的性能造成影响。此外，在存储器的制备过程中，存储单元阵列和外围电路由于其结构存在差异，因此，两者通常需在不同的工艺步骤中形成，这也必然导致工艺流程较为繁杂，并且制备成本较高。

发明内容

本发明的目的在于提供一种存储器的制备方法，以解决现有的存储器在其制备过程中，工艺制备繁杂、成本较高的问题。

本发明的有一目的在于提供一种存储器，以解决现有的存储器中存在较大漏电流的问题。

为解决上述技术问题，本发明提供一种存储器的制备方法，包括:

提供一半导体衬底，在所述半导体衬底上定义有一用于形成存储单元阵列的第一区域和一用于形成外围电路的第二区域，所述第一区域中具有一用于形成位线接触的位线接触区，所述第二区域中具有一用于形成外围晶体管的外围电路有源区；

在所述位线接触区的半导体衬底中形成一第一导电类型的掺杂区，在所述外围电路有源区的半导体衬底上形成一外围晶体管的外围闸极介电层；

在所述位线接触区的半导体衬底上形成一与所述掺杂区接触的位线接触，与所述掺杂区接触的位线接触中掺杂有第一导电类型的离子，在所述外围晶体管的外围闸极介电层上形成一外围闸极电极层，所述位线接触和所述外围闸极电极层通过同一工艺步骤形成。

本发明提供的存储器的制备方法中，将位线接触区中的掺杂区的形成工艺与外围电路中的外围闸极介电层的形成工艺相互结合，以简化存储器的制备流程。同时，使位线接触和外围电路中外围闸极电极层通过同一步骤形成，进一步简化了工艺流程，并且能够有效节省制备成本，同时，还可有效改善所形成的存储器的漏电流现象，提高存储器的性能。

即，根据如上所述的存储器的制备方法，本发明还提供了一种存储器，所述存储器包括多个存储单元对，所述存储单元对之间形成有一位线接触，所述位线接触用于与一掺杂区接触，其中，所述位线接触与所述掺杂区的导电类型相同，从而可使所述位线接触与掺杂区之间形成一低漏电流的接触面。优选的，所述位线接触中导电离子的掺杂浓度高于掺杂区中导电离子的掺杂浓度，进而可使位线接触和掺杂区之间构成一浓度梯度，进一步改善了存储器的漏电流现象。

附图说明

图1为本发明实施例一中的存储器的制备方法的流程示意图；

图2为本发明实施例一中的存储器在其执行步骤S100过程中的俯视图；

图3为本发明实施例一中的存储器在其制备存储隔离层时的流程示意图；