[发明专利]尺寸减小的通孔连接盘结构及其制造方法在审
| 申请号: | 201710070834.3 | 申请日: | 2017-02-09 |
| 公开(公告)号: | CN107046016A | 公开(公告)日: | 2017-08-15 |
| 发明(设计)人: | 何政霖;李志成;彭勃澍 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
| 代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 林斯凯 |
| 地址: | 中国台湾高雄*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 尺寸 减小 连接 盘结 及其 制造 方法 | ||
技术领域
本发明大体上涉及一种包含通孔结构的封装衬底及其制造方法。更确切来说,本发明涉及一种包含尺寸减小的通孔连接盘结构的封装衬底。
背景技术
持续存在对例如移动电话及可穿戴式电子件等电子产品的小型化、重量减少、性能改良、可靠度改良及成本降低的需求。因此,电路的复杂度及对紧密性及小型化的需要已增加。
除了对上文所描述的电子产品的需求以外,对电子产品中的封装衬底的需求还包含对增加的数目个输入/输出信号的需求。为了容纳大量输入/输出信号,可对于邻接半导体装置或衬底实施高密度互连件间距。然而,基底衬底还可包含用于将半导体装置封装的输入/输出信号连接到系统衬底(例如,印刷电路板,半导体装置封装衬底安装到所述印刷电路板上)的较低密度互连件间距。满足基底衬底中的较高及较低密度互连件间距两者的要求可能是困难的。
发明内容
在一些实施例中,一种封装衬底包含:电介质层;导电通孔,其安置于所述电介质层中;以及导电图案层,其从所述电介质层的第一表面暴露。所述导电图案层包含迹线及通孔连接盘,所述通孔连接盘延伸到所述导电通孔中,且所述通孔连接盘的周围部分由所述导电通孔包围。
在一些实施例中,一种封装衬底包含:电介质层;导电通孔,其延伸穿过所述电介质层;以及导电图案层,其从所述电介质层的第一表面暴露。所述导电图案层包含迹线及通孔连接盘。所述导电通孔包含凹槽,且所述通孔连接盘嵌入于所述凹槽中。
在一些实施例中,一种制造封装衬底的方法包含:形成导电图案层;提供电介质层以覆盖所述导电图案层;以及形成通孔。所述导电图案层包含迹线及通孔连接盘,且所述通孔连接盘包含底部表面及侧表面。通过移除所述电介质层的一部分并暴露所述通孔连接盘的所述底部表面及所述通孔连接盘的所述侧表面的至少一部分来执行形成所述通孔。所述方法进一步包含将导电材料施加到所述通孔中以形成覆盖所述通孔连接盘的导电通孔。
附图说明
图1说明根据本发明的实施例的封装衬底的通孔结构的俯视图;
图2说明图1中所展示的封装衬底的通孔结构的横截面图;
图3说明根据本发明的实施例的封装衬底的通孔结构的俯视图;
图4说明图3中所展示的封装衬底的通孔结构的横截面图;
图5A、图5B、图5C及图5D说明根据本发明的实施例的方法;
图6A、图6B、图6C及图6D说明根据本发明的实施例的方法;
图7说明通孔结构的重叠横截面图;且
图8说明根据本发明的实施例的具有封装衬底的半导体装置封装的横截面图。
贯穿图式和具体实施方式使用共同参考数字以指示相同或类似元件。本发明将从以下结合附图的具体实施方式而更显而易见。
具体实施方式
可使用通孔来提供双侧封装衬底的不同侧上的层之间或多层封装衬底的层之间的互连(例如,电互连)。可包含通孔连接盘以提供通孔与层之间的稳定电连接。
通孔连接盘尺寸(例如,直径)通常大于对应通孔的尺寸(例如,直径),此可限制封装衬底上的迹线布局,这是因为通孔连接盘占据本可由迹线占据的空间。为了保留通孔连接盘同时增加用于迹线布线的空间,本发明在一个方面中涉及具有尺寸减小的通孔连接盘结构的封装衬底。
此外,根据本发明的通孔连接盘可用于在于电介质层中形成通孔时的激光切除期间保护通孔连接盘下方的金属层,且在无通孔连接盘的情况下,可由引导于金属层上的激光能量引起金属层的损伤。后续工艺阶段中所使用的化学品可进入受损金属层且致使金属层剥落或彼此剥离。因此,通孔连接盘在制造期间为金属层提供保护。考虑形成通孔的制造容差(例如,为形成通孔时的激光容差作准备)而设计通孔连接盘的尺寸。通孔连接盘还可用作激光穿透的终止标记。
图1说明根据本发明的实施例的封装衬底10的通孔结构的俯视图。图1展示封装衬底10的一部分,所述部分可在一或多个方向上(例如,沿平行于含有图1的图纸的平面)进一步延伸。图2说明横跨图1的线AA'的封装衬底10的横截面图。参考图1及2,封装衬底10包含电介质层11、导电通孔12、导电图案层13、导电图案层16及阻焊层17。
封装衬底10可为将许多芯片或裸片安装于其上的支撑衬底(例如,核心衬底)。电介质层11可为或可包含(例如)单晶硅、多晶硅、非晶硅、其他合适材料或其组合。对于另一实例,电介质层11可为或可包含由预浸复合纤维制成的薄片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710070834.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基板结构
- 下一篇:静电放电保护器件和集成电路





