[发明专利]尺寸减小的通孔连接盘结构及其制造方法在审
| 申请号: | 201710070834.3 | 申请日: | 2017-02-09 |
| 公开(公告)号: | CN107046016A | 公开(公告)日: | 2017-08-15 |
| 发明(设计)人: | 何政霖;李志成;彭勃澍 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
| 代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 林斯凯 |
| 地址: | 中国台湾高雄*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 尺寸 减小 连接 盘结 及其 制造 方法 | ||
1.一种封装衬底,其包括:
电介质层;
导电通孔,其安置于所述电介质层中;以及
第一导电图案层,其从所述电介质层的第一表面暴露,其中所述第一导电图案层包括多个迹线及通孔连接盘,所述通孔连接盘延伸到所述导电通孔中,且所述通孔连接盘的周围部分由所述导电通孔包围。
2.根据权利要求1所述的封装衬底,其中所述通孔连接盘的一部分与所述电介质层接触。
3.根据权利要求1所述的封装衬底,其中所述第一导电图案层与所述电介质层的所述第一表面共面。
4.根据权利要求1所述的封装衬底,其中所述导电通孔围绕所述通孔连接盘的圆周接触所述通孔连接盘的侧向表面。
5.根据权利要求1所述的封装衬底,其中所述第一导电图案层不从所述电介质层的所述第一表面伸出。
6.根据权利要求1所述的封装衬底,其中所述导电通孔从所述电介质层的所述第一表面凹入。
7.根据权利要求6所述的封装衬底,其中所述通孔连接盘从所述导电通孔的顶部表面伸出。
8.根据权利要求1所述的封装衬底,其进一步包括第二导电图案层,所述第二导电图案层安置于所述电介质层的第二表面上且电连接到所述导电通孔。
9.根据权利要求8所述的封装衬底,其中所述第二导电图案层与所述导电通孔为一体结构。
10.根据权利要求1所述的封装衬底,其中所述电介质层包括由预浸复合纤维制成的薄片。
11.一种封装衬底,其包括:
电介质层;
导电通孔,其延伸穿过所述电介质层;以及
第一导电图案层,其从所述电介质层的第一表面暴露,其中所述第一导电图案层包括多个迹线及通孔连接盘,其中所述导电通孔包含凹槽,且其中所述通孔连接盘嵌入于所述凹槽中。
12.根据权利要求11所述的封装衬底,其中所述第一导电图案层不从所述电介质层的所述第一表面伸出。
13.根据权利要求11所述的封装衬底,其中所述导电通孔从所述电介质层的所述第一表面凹入。
14.根据权利要求13所述的封装衬底,其中所述通孔连接盘从所述导电通孔的顶部表面伸出。
15.根据权利要求11所述的封装衬底,其进一步包括第二导电图案层,所述第二导电图案层安置于所述电介质层的第二表面上且电连接到所述导电通孔。
16.根据权利要求15所述的封装衬底,其中所述第二导电图案层与所述导电通孔为一体结构。
17.一种制造封装衬底的方法,其包括:
形成第一导电图案层,其中所述第一导电图案层包括多个迹线及通孔连接盘,其中所述通孔连接盘包括底部表面及侧表面;
提供电介质层以覆盖所述第一导电图案层;
通过移除所述电介质层的一部分并暴露所述通孔连接盘的所述底部表面及所述通孔连接盘的所述侧表面的至少一部分来形成所述通孔;以及
将导电材料施加到所述通孔中以形成覆盖所述通孔连接盘的导电通孔。
18.根据权利要求17所述的方法,其中所述通孔延伸穿过所述电介质层且暴露所述通孔连接盘的所述整个侧表面。
19.根据权利要求17所述的方法,其进一步包括形成在所述电介质层上且电连接到所述导电通孔的第二导电图案层。
20.根据权利要求17所述的方法,其中形成所述通孔包括在所述电介质层上提供能量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710070834.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基板结构
- 下一篇:静电放电保护器件和集成电路





