[发明专利]半导体封装及其制造方法

说明书

本发明提供一种半导体封装及其制造方法，制造所述半导体封装的所述方法包括：通过蚀刻金属板形成导电柱，其中在所述蚀刻之后，所述导电柱连接到所述金属板的剩余的平面部分；在所述导电柱之间用填充物进行填充；移除所述金属板的所述剩余的平面部分；并且将至少一个半导体裸片电连接到所述导电柱。本发明提供的所述半导体封装及所述方法是用于确保安装半导体装置的空间，方法是蚀刻临时金属板以形成多个导电柱。

技术领域

本发明的某些实施例涉及一种半导体封装及其制造方法。

背景技术

随着对当今半导体行业中的电子产品的小型化和高性能的增加的需求，正在研究且已经研发出用于提供大容量半导体封装的各种技术。为了提供大容量半导体封装，许多无源和/或激活的元件被集成或堆叠在有限的衬底上，由此获得高度集成的半导体封装。

通过比较此类系统与如在本申请的其余部分中参看图式阐述的本发明的一些方面，常规和传统方法的进一步限制和劣势将对所属领域的技术人员变得显而易见。

发明内容

本发明提供一种半导体封装及其制造方法该方法可以通过在临时(或虚拟)金属板上通过蚀刻形成多个导电柱来确保用于安装半导体装置的空间。

本发明的一态样提供一种制造半导体封装的方法，所述制造方法包括：通过蚀刻金属板形成导电柱，其中在所述蚀刻之后，所述导电柱连接到所述金属板的剩余的平面部分；在所述导电柱之间用填充物进行填充；移除所述金属板的所述剩余的平面部分；并且将至少一个半导体裸片电连接到所述导电柱。所述制造方法包括：在所述填充物的顶部表面和所述导电柱的顶部表面上形成第一导电图案；形成覆盖所述填充物、所述导电柱和所述第一导电图案的第一介电层；并且形成延伸穿过所述第一介电层的导电通孔以连接到所述第一导电图案；其中所述电连接所述半导体裸片到所述导电柱包括电连接所述至少一个半导体裸片中的第一个到所述导电通孔。所述制造方法包括：在所述第一介电层的顶部表面上并且在所述导电通孔的顶部表面上形成第二导电图案以将所述第二导电图案电连接到所述导电通孔；并且形成覆盖所述第二导电图案的第一部分并且并不覆盖所述第二导电图案的第二部分的第二介电层，其中所述电连接所述半导体裸片到所述导电柱包括电连接所述半导体裸片到所述第二导电图案的所述第二部分。所述的方法中，所述电连接所述半导体裸片到所述导电柱包括将所述半导体裸片附接到所述第二导电图案。所述的方法包括用囊封材料覆盖所述半导体裸片的至少一部分和所述第二介电层的至少一部分。所述的方法包括：移除所述填充物以暴露所述第一导电图案的一部分、所述导电柱的侧表面和所述第一介电层的一部分；并且用囊封材料覆盖所述第一导电图案的所述暴露部分、所述导电柱的所述暴露侧表面和所述第一介电层的所述暴露部分。所述的方法包括用囊封材料覆盖所述第一导电图案的所述暴露部分、所述导电柱的所述暴露侧表面、所述第一介电层的所述暴露部分和所述半导体裸片的一部分。所述的方法包括在所述导电柱的底部表面上形成导电凸块。所述的方法中，邻近导电柱之间的距离的范围介于90μm到500μm。所述的方法中，所述导电柱中的每一个的顶部表面和底部表面之间的高度的范围介于60μm到100μm。所述的方法中，所述导电柱中的每一个的宽度的范围介于200μm到450μm。本发明还提供一种半导体封装及其制造方法，该方法可以减少用于制造导电柱的成本和处理时间。本发明的另一态样提供一种制造半导体封装的方法，所述方法包括：通过蚀刻金属板形成导电柱，其中在所述蚀刻之后，所述导电柱连接到所述金属板的剩余的平面部分；在所述导电柱之间用填充物进行填充；移除所述金属板的所述剩余的平面部分；在所述填充物的顶部表面和所述导电柱的顶部表面上形成第一导电图案，其中所述第一导电图案中的一个或多个电连接到所述导电柱中的对应的一个或多个；形成覆盖所述填充物、所述导电柱和所述第一导电图案的介电层；形成延伸穿过所述介电层并且连接到所述第一导电图案的导电通孔；在所述介电层的顶部表面上形成第二导电图案，其中所述第二导电图案电连接到所述导电通孔；并且进行以下各项中的至少一者：在所述介电层的顶部表面上安装第一半导体裸片以将所述第一半导体裸片电连接到所述第二导电图案的至少一部分；或者在所述介电层的底部表面上安装第二半导体裸片以将所述第二半导体裸片电连接到所述第一导电图案的至少一部分。根据所述方法，其包括在第一囊封材料中覆盖所述第一半导体裸片的至少一部分。根据所述方法，其包括在与所述第一囊封材料分开的第二囊封材料中覆盖所述第二半导体裸片的至少一部分。