[发明专利]半导体装置及其制造方法

说明书

实施方式的半导体装置包含积层体、第1绝缘层、第1、第2阶梯部(2)及第2绝缘层(46)。积层体包含第1电极层(41)(WLDD)及第2电极层(41)(SGD)。第1、第2阶梯部(2)设置在第1端部区域(101)及第2端部区域(102)。第2绝缘层(46)沿X方向延伸。第2绝缘层沿X方向将第2电极层(41)(SGD)分离。第2绝缘层(46)沿X方向的长度(L1)比第2电极层(41)(SGD)沿X方向的长度(L2)更长，且比第1电极层(41)(WLDD)沿X方向的长度(L3)更短。

技术领域

实施方式涉及一种半导体装置及其制造方法。

背景技术

提出有一种三维结构的存储设备，该存储设备是在积层着多个电极层的积层体形成存储孔，且在该存储孔内沿积层体的积层方向延伸设置着电荷蓄积膜及半导体膜。存储设备具有串联连接在漏极侧选择晶体管(STD)与源极侧选择晶体管(STS)之间的多个存储单元(MC)。STD、MC、及STS串联连接而成的结构被称为“存储器串(或NAND(Not-AND，与非)串)”。电极层为STD、MC及STS的栅极电极(漏极侧选择栅极SGD、字线WL及源极侧选择栅极SGS)。在积层体形成多个从积层体的上表面到达衬底的狭缝。狭缝与狭缝之间的区域被称为“区块”。设置在1个“区块”中的SGD典型来说为“1个”。近来，提出有在1个“区块”中使2个SGD并列的存储设备。当使存储设备进行动作时，“选择”2个SGD中的任一个。在位线BL，电连接着包含所选择的SGD的存储器串。在这种存储设备中，存在容易产生电阻较高的电极层的情况。例如，如果产生电阻较高的电极层，那么电极层的电阻在每个存储器串发生变化。因此，例如，字线WL的电阻的差在存储器串间增大。期望抑制电极层的电阻差的增大。

背景技术文献

专利文献

专利文献1：美国专利申请公开第2015/0109862号说明书

专利文献2：美国专利第8,697,982号说明书

专利文献3：美国专利第8,787,061号说明书

发明内容

[发明所要解决的问题]

实施方式提供一种能够抑制电极层的电阻差增大的半导体装置及其制造方法。

[解决问题的技术手段]

实施方式的半导体装置包含积层体、至少2个第1绝缘层、第1阶梯部、第2阶梯部及第2绝缘层。积层体包含第1电极层、及沿积层方向与第1电极层电绝缘地设置的第2电极层。至少2个第1绝缘层跨及积层体的上端到积层体的下端设置在积层体，且沿与积层方向相交的第1方向延伸。第1阶梯部设置在至少2个第1绝缘层之间的积层体的第1端部区域。第2阶梯部设置在至少2个第1绝缘层之间的积层体的位于所述第1端部区域相反侧的第2端部区域。第2绝缘层沿第1方向延伸，设置在至少2个第1绝缘层之间的所述积层体。第2绝缘层沿第1方向将所述第2电极层分离。第2绝缘层沿第1方向的长度比第2电极层沿第1方向的长度更长，且比第1电极层沿第1方向的长度更短。

附图说明

图1是第1实施方式的半导体装置的示意俯视图。

图2是图1中的单点划线框A内的示意立体图。

图3是图1中的单点划线框A内的示意俯视图。

图4是沿图3中的IV-IV线的示意剖视图。

图5是放大表示柱状部的1个例子的示意剖视图。

图6是第1实施方式的半导体装置的示意立体图。

图7是第1实施方式的半导体装置的示意俯视图。

图8是参考例的半导体装置的示意立体图。

图9(a)及(b)是另一参考例的半导体装置的示意俯视图。