[发明专利]半导体元件及其制造方法

说明书

技术领域

本揭露是关于一种半导体元件及其制造方法。

背景技术

在半导体集成电路(integrated circuit；IC)工业中，IC材料及设计的技术进步已产生数代IC，其中每一代皆比前代具有更小且更复杂的电路。在IC演进的过程中，功能密度(亦即，每晶片面积互连元件的数目)大体而言已增加，而几何尺寸(亦即，可使用制造制程产生的最小组件(或接线))已减小。此缩小制程大体通过提高生产效率及降低相关联成本来提供益处。此缩小亦增加了IC处理及制造的复杂性。

半导体元件制造包括许多不同制程，每个制程具有相关联循环时间及成本要求。持续希望减少元件制造中的成本及循环时间。此外，持续希望减少半导体制造中的缺陷的数目及提高半导体制造中的良率。本揭示案提供关于制造这些元件的改良。

发明内容

本揭露的一实施例为一种半导体的制造方法，包含在开口中沉积第一介电层，第一介电层包含半导体元素及非半导体元素。在第一介电层上沉积半导体层，半导体层包含与半导体元素相同的第一元素。将第二元素引入至半导体层，其中第二元素与非半导体元素相同。对半导体层应用热退火制程，以将半导体层改变为第二介电层。

本揭露的另一实施例为一种半导体的制造方法，包含在开口内沉积第一氮化硅层。在第一氮化硅层上沉积硅层。将氮元素引入至硅层。对硅层应用一热退火制程。

本揭露的又一实施例为一种半导体元件，包含开口、第一介电层、第二介电层。开口具有比宽度更大的深度。第一介电层沉积在开口的多个侧壁及底部上，第一介电层包含半导体元素及非半导体元素，第一介电层经设置使得开口的中心具有缝隙。第二介电层设置于第一介电层上及缝隙内，第二介电层包含与半导体元素相同的第一元素及与非半导体元素相同的第二元素。其中非半导体元素与半导体元素的比例大于第二元素与第一元素的比例。

附图说明

与随附附图一起阅读时自以下详细描述最好地理解本揭示案的态样。应注意，根据工业中的标准实务，各种特征未按比例绘制。事实上，为论述清楚起见，可任意增加或减少各种特征的尺寸。

图1A为本揭露的部分实施例的基板中的开口的示意图；

图1B为本揭露的部分实施例的用于沉积半导体化合物材料以填补开口的示意图；

图1C为本揭露的部分实施例的在半导体化合物材料上形成半导体层的示意图；

图1D为本揭露的部分实施例的在半导体层上执行布植制程的示意图；

图1E为本揭露的部分实施例的执行退火制程的示意图；

图1F为本揭露的部分实施例的无缝填补的示意图；

图2为本揭露的部分实施例的用于鳍结构之间的开口的无缝填补的示意图；

图3为本揭露的部分实施例的无缝填补的示意图，其中开口曝露源极区域/漏极区域；

图4为本揭露的部分实施例的无缝填补的示意图，其中开口曝露栅极结构；

图5为本揭露的部分实施例的使用无缝填补方法形成的浅沟槽隔离结构的示意图；

图6A及图6B为本揭露的部分实施例的无缝填补的掺杂分布图；

图7A及图7B为本揭露的部分实施例的具有不同角度的无缝填补的图；

图8为本揭露的部分实施例的用于形成无缝填补的流程图。

具体实施方式

以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实施例。下文描述组件及布置的特定实施例，以简化本揭示案。当然这些内容仅为实施例且不意欲限制。举例而言，在随后的描述中第一特征形成于第二特征上方或形成于第二特征上可包括第一特征及第二特征直接接触形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间以使得第一特征及第二特征可不直接接触的实施例。此外，本揭示案可重复各种实施例中的元件符号及/或字母。此重复是出于简单及清楚的目的且本质上并不规定所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，本文可使用诸如“在……下面”、“在……下方”、“下部”、“在……上方”、“上部”及类似术语的空间相对术语，以描述诸图中所图示的一个元件或一个特征与另外一或多个元件或一或多个特征的关系。除诸图中所示方位之外，这些空间相对术语意欲涵盖使用中或操作中元件的不同方位。设备可以另外方式定向(旋转90度或处于其他方位)，且可同样对本文所使用的空间相对描述词相应地进行阐释。