[发明专利]MOS电容器、半导体制造方法以及MOS电容器电路

说明书

技术领域

本发明实施例涉及MOS电容器、半导体制造方法以及MOS电容器电路。

背景技术

电源噪声、同步开关噪声或动态开关噪声是深亚微米集成电路中最重要的噪声问题之一。该问题源于与其他信号节点连接的电源线上的开关噪声。

然而，降低电源噪声的最有效的途径是使用去耦电容器过滤出正电源电压和互补(complimentary)下部电源电压之间的噪声耦合。这样的电源噪声可能由高密度IC中的晶体管引起，该IC需要具有高频的大电流，这会导致突然的电压下降。在IC的电网上可能存在全部和局部的压降。通过提供局部的电流源可减少这种压降。例如，电容器可以用于去耦来自电网的电流冲击，并且因此降低电网上的噪声。

现有的去耦电容器具有单位面积上的较低电容和大量的栅极泄漏的缺点。综合权衡电容密度和泄漏电流；具有厚栅极氧化物的MOS电容通常典型地具有较低的电流泄漏以及较低的电容密度。因此，所需要的是具有减少的泄漏但是仍保持单位面积上的高电容和与标准的互补金属氧化物半导体(CMOS)单元的兼容性的去耦电容器。由于电源电压随着缩放技术大大降低，具有薄的栅极氧化物的MOS电容器已经成为一个潜在的选择。本发明满足了这种需求。

发明内容

根据本发明的一个实施例，提供了一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；以及栅极，位于所述半导体衬底上方；以及多个中间段制程(MEOL)导电结构，设置在所述栅极的顶面上，其中，所述中间段制程导电结构的至少一个与后段制程(BEOL)金属层电断开。

根据本发明的另一实施例，还提供了一种金属氧化物半导体(MOS)电容器，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；以及栅极，位于所述半导体衬底上方；中间段制程(MEOL)导电结构，设置在所述栅极的顶面上，其中，所述中间段制程导电结构电连接至后段制程(BEOL)金属层。

根据本发明的又一实施例，还提供了一种半导体制造方法，包括：获得半导体衬底；确定位于所述半导体衬底上的金属氧化物半导体(MOS)去耦电容器的区域和非去耦电容器电路的区域；以及对所述半导体衬底实施离子注入；其中，所述金属氧化物半导体去耦电容器的区域中的每个器件具有比所述非去耦电容器电路的区域中的每个器件更低的阈值电压。

根据本发明的又一实施例，还提供了一种金属氧化物半导体(MOS)电容器电路，包括：前段制程(FEOL)场效应晶体管(FET)，包括：源极区和漏极区，设置在半导体衬底中；和栅极，位于所述半导体衬底上方；以及偏置电路，用于为所述场效应晶体管提供偏压；其中，所述场效应晶体管在累积模式中操作。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的实施例的n型MOS去耦电容器的示意图；

图2是根据本发明的实施例的示例性去耦电容器的顶部布局图；

图3(a)是沿着图2的线1-1获取的去耦电容器的示意图；

图3(b)是沿着图2的线2-2获取的去耦电容器的示意图；

图4是根据本发明的另一实施例的示例性去耦电容器的顶部布局图；

图5是根据本发明的实施例的未掺杂的n型MOS去耦电容器的示意图；

图6是示出了根据本发明的实施例半导体制造方法的流程图；

图7是根据本发明的实施例的在累积模式中操作的n型MOS去耦电容器的示意图；

图8是根据本发明的另一实施例的在累积模式中操作的n型MOS去耦电容器的示意图；

图9是根据本发明的又一实施例的在累积模式中操作的n型MOS去耦电容器的示意图；以及

图10是根据本发明的又另一实施例的在累积模式中操作的n型MOS去耦电容器的示意图。

具体实施方式