[发明专利]在场电介质上具有故障安全熔丝的IC

说明书

本发明涉及一种在场电介质上具有故障安全熔丝的IC。一种熔丝电路，其包含：衬底；顶部半导体层，其掺杂第一导电类型，所述顶部半导体层具有形成于其中的掺杂第二导电类型的包含阱触点的阱。场电介质层FOX处于所述半导体层上。熔丝处于所述阱内的所述FOX上，所述熔丝包含熔丝体，所述熔丝体包含具有第一熔丝触点及第二熔丝触点的导电材料。晶体管形成于所述半导体层中，所述晶体管包含具有CT触点的控制端子CT、具有FT触点的第一端子FT及具有ST触点的第二端子ST。耦合路径处于所述CT触点与阱触点之间，第一电阻器耦合于所述FT触点与CT触点之间，且耦合路径处于所述ST触点与所述第一熔丝触点之间。

技术领域

所揭示的实施例涉及半导体集成电路(IC)装置上的熔丝。

背景技术

熔丝以各种工艺技术经实施用于多种不同半导体IC装置。举例来说，多晶硅熔丝可用于对存储器装置进行编程，所述存储器装置例如可编程只读存储器(PROM)、可编程逻辑阵列(PLA)及冗余存储器阵列。通常在这些存储器装置的制造期间形成熔丝阵列，所述熔丝阵列通常形成于厚度可为1μm或更多的场氧化物层上。PROM或PLA装置中的熔丝用于针对特定应用定制PROM或PLA装置。通过烧断(或熔断)所选择的存储器单元中的适当熔丝对PROM或PLA装置进行编程。结合冗余存储器阵列，熔丝用于以在相同制造过程期间制造于阵列中的备用替代存储器单元取代有缺陷的存储器单元。

熔丝电路也可由模拟电路(例如，电阻器梯(电阻器修整网络))使用以调整电路的性能。在此情况中，熔丝允许通过凭借烧断电阻器梯中的一或多个熔断丝(link)调整电路无源参数进行微调。

为熔断熔丝(其通常包括金属或多晶硅体(熔断丝)，其具有跨越所述熔断丝的相应触点)，利用一种电方法，其中跨越所述熔断丝施加电压，且因此电流以基于熔断丝材料的电阻的电流电平被驱动通过所述熔断丝。归因于电阻加热，所述熔断丝材料加热到超过其熔点，这引起导致在熔断丝中发生断裂的蒸发。已知多晶硅熔丝在编程期间烧断(断裂)所需要的电流比金属熔丝少。

针对一些IC，用于放置熔丝的场氧化物的厚度的选择可能存在约束。针对一个实例，所使用的工艺可能仅具有较薄场氧化物层(例如，仅1,000A(＝0.1μm)的场氧化物(FOX))可用。在熔丝熔断期间损坏FOX层是一个问题，尤其对于最易受损坏影响的较薄FOX层来说，这是因为FOX层的破裂或其它物理损坏可由熔丝熔断期间发生的物理应力引起。FOX损坏可致使基于泄漏的IC可靠性降级，例如归因于熔丝触点通过熔丝下方的较薄FOX层短接到硅衬底(作为最坏情况下的问题)。

发明内容

此发明内容简要指示本发明的本质及实质。发明内容是在理解其将不用于解释或限制权利要求书的范围或意义的情况下提交的。

所揭示的实施例认识到较薄电介质(例如，较薄场氧化物(FOX)层)上的常规熔丝的问题是：熔丝体在电熔丝熔断之后可致使一或两个熔丝触点通过受损的FOX层短接到熔丝下方的半导体(例如，硅)。所揭示的熔丝电路将所述熔丝放置于处于阱(例如，所植入的槽区域)上方的FOX层上，且还包含耦合到被正常偏置的熔丝触点(有源熔丝触点)的晶体管，其中所述晶体管可为双极晶体管或金属氧化物半导体(MOS)晶体管。在MOS晶体管的情况中，所述阱被连接到MOS栅极，MOS源极可被连接到所述有源熔丝触点，且MOS漏极可经由第一电阻器(Hi-Z钳位电阻器)被连接到其栅极电极。所揭示的熔丝电路提供一种故障安全模式，其在熔丝体下方的FOX归因于熔丝熔断而损坏的情况中阻断来自熔丝的贯通电流以为包含利用电熔丝熔断的一或多个熔丝的IC提供较高可靠性IC。

附图说明

现将参考不一定按比例绘制的附图，其中：

图1A是根据实例实施例的实例熔丝电路的横截面描绘，所述熔丝电路包括在熔丝熔断之前耦合到阱上方的FOX层上的熔丝的有源熔丝触点的MOS晶体管，且图1B展示根据实例实施例的熔丝熔断之后的熔丝电路。