[发明专利]集成扇出型封装件

说明书

提供一种集成扇出型封装件，所述集成扇出型封装件包括管芯贴合膜、集成电路组件、绝缘包封体及重布线路结构。所述集成电路组件配置于所述管芯贴合膜上且包括多个导电端子。所述管芯贴合膜包括升高的边缘，所述升高的边缘朝所述集成电路组件的侧壁凸起。所述绝缘包封体包覆所述升高的边缘及所述集成电路组件。所述重布线路结构配置于所述集成电路组件及所述绝缘包封体上，且所述重布线路结构电连接至所述集成电路组件的所述导电端子。还提供一种制作集成扇出型封装件的方法。

技术领域

本发明的实施例涉及一种集成扇出型封装件。

背景技术

由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装件相比利用较小区域的较小的封装件。半导体组件的某些较小类型的封装件包括方形扁平封装件(quad flat package，QFP)、引脚栅阵列(pin grid array，PGA) 封装件、球栅阵列(ball grid array，BGA)封装件等等。

当前，集成扇出型封装件因其紧凑性而正变得日渐流行。对于未来的封装件来说，集成扇出型封装件所提供的提高的可布线性(routability)及可靠性(reliability)是关键因素。

发明内容

本发明的实施例提供一种集成扇出型封装件，所述集成扇出型封装件包括管芯贴合膜、集成电路组件、绝缘包封体及重布线路结构。所述集成电路组件配置于所述管芯贴合膜上且包括多个导电端子。所述管芯贴合膜包括升高的边缘，所述升高的边缘朝所述集成电路组件的侧壁凸起。所述绝缘包封体包覆所述升高的边缘及所述集成电路组件。所述重布线路结构配置于所述集成电路组件及所述绝缘包封体上，且所述重布线路结构电连接至所述集成电路组件的所述导电端子。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图11说明制作根据某些实施例的集成扇出型封装件的工艺流程。

图12是说明根据某些实施例的叠层封装(package-on-package，POP) 结构的剖视图。

图13是说明根据某些实施例的管芯贴合膜的升高的边缘的放大剖视图。

[符号的说明]

100：晶片

100’：薄化晶片

110、110’、110a：半导体衬底

120：导电垫

130、130a：钝化层

132、142：接触开口

140、140a：后钝化层

150：导电柱或导电孔

160、160a、160a’：保护层

180、180’：管芯贴合膜

182：升高的边缘/延伸部分

184：管芯贴合部分

200：集成电路组件

210：绝缘材料

210’：绝缘包封体

220：重布线路结构

222：层间介电层

224：重布线导电层