[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：衬底；位于衬底上的至少一个有源区；覆盖有源区的一部分的层间电介质层，该层间电介质层形成有位于有源区上的凹陷；和在凹陷的底部覆盖有源区的一部分的伪栅极绝缘物层；在该凹陷中形成阻挡层；对半导体结构执行包含硅或碳的离子注入以在层间电介质层中形成损耗减缓区；去除该阻挡层；去除伪栅极绝缘物层以露出有源区的一部分；和在有源区的露出的一部分上形成栅极结构。本发明可以减少对层间电介质层的损耗，因而可以减少栅极高度的损耗，从而有利于半导体器件的制造，改善产品良率。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

当前，在制造MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)的栅极时常采用后栅极(Gate-last)工艺。关于后栅极工艺的过程可以参考图1A至图1D来说明。

如图1A所示，在形成半导体鳍片101、STI(Shallow Trench Isolation浅沟槽隔离)102以及阱区(图1A未示出)之后，形成伪栅极结构，该伪栅极结构包括伪栅极绝缘物层103、伪栅极104和硬掩模层105。该伪栅极的高度为H₁，如图1A所示。

接下来，如图1B所示，形成间隔物(Spacer)106，外延生长源极107和漏极108，对源极和漏极进行离子注入，形成氮化硅层109来覆盖结构，然后沉积层间电介质层(interlayer dielectric，ILD)110。

接下来，如图1C所示，对图1B所示的结构平坦化以露出伪栅极104。

接下来，如图1D所示，去除伪栅极104和伪栅极绝缘物层103，形成栅极结构，该栅极结构包括栅极氧化物111、高k电介质层112和金属栅极113。形成栅极结构的过程可以包括：通过例如氧化工艺形成栅极氧化物111，然后沉积高k电介质层112和栅极材料层113，然后进行CMP(Chemical Mechanical Planarization，化学机械平坦化)以形成栅极结构。沉积的栅极材料层可以包括功函数调节层和在功函数调节层上的金属材料层。在有些情况下，形成栅极结构的过程可能还可以包括对鳍片表面预清洁(Pre-clean)的过程以及形成界面层(interlayer，IL)的过程。在形成栅极结构后，栅极的高度为H₂，如图1D所示。

接下来，形成分别连接栅极、源极和漏极的金属接触件(图中未示出)。

在上面的栅极制造过程中，栅极高度损耗＝H₁-H₂，该损耗主要来源于上面的平坦化露出伪栅极、伪栅极去除、预清洁和栅极CMP等步骤中可能涉及到的CMP工艺、刻蚀工艺或者湿法清洁工艺等。

在实际的制造过程中，过高的H₁可能会导致离子注入阻挡以及伪栅极剥落等问题；而过低的H₂可能会由于多个器件高度的漂移或变化而导致一些均匀性的问题，例如由于H₂过低，可能有些器件的金属接触件能够连接到栅极，而有些金属接触件不能连接到栅极。因此，在制造栅极的过程中，需要使得H₁尽量低一点，而H₂尽量高一点。

现有技术中，栅极高度的损耗一般比较大，因此导致当前的制造过程中或者使得H₂比较高但是H₁也比较高，或者使得H₁比较低但是H₂也比较低。

发明内容

本发明的发明人发现，上述现有技术中存在层间电介质层损耗过大导致栅极高度损耗过大的问题，并因此针对所述问题提出了一种新的技术方案。