[发明专利]上电复位脉冲产生电路

说明书

本发明涉及一种上电复位脉冲产生电路，包括延迟产生电路模块和脉冲产生电路模块，延迟产生电路模块由一个电源驱动两个开关，通过两个开关打开的时间差，给电容先充电后放电，产生延迟信号；脉冲产生电路模块包含延迟电路单元，施密特触发器和反相器，延迟电路单元采用耗尽型NMOS管和PMOS管组成，对进一步延迟所述的延迟产生电路模块产生的延迟信号，当信号达到施密特触发器的逻辑电平翻转点，使施密特触发器产生一定脉冲宽度的脉冲信号。该结构用于产生一个延迟的具有一定宽度的脉冲，避免上电时由于模拟电路的内部节点与芯片引脚可能为高，为低或者处在中间电平而造成的电路上电时间、过程暂时被中断或干扰而带来电路启动的问题。

技术领域

本发明涉及集成电路领域，特别涉及数模信号集成电路领域，具体是指一种上电复位脉冲产生电路。

背景技术

数模信号集成电路包含模拟电路(例如稳压电路和带隙基准电路)，这些电路的内部节点与芯片引脚并没有通路，这就导致了电路上电后，内部节点有可能为高，为低或者处在中间电平，因此电路的上电时间和状态具有不可预测性。而上电复位脉冲产生电路(下文简称POR-PG，power-on reset-pule generator的简称)能够根据电源上电时间产生一个延迟的具有一定宽度的脉冲，避免上电过程暂时被中断或干扰所带来的所有电路启动的问题。

当电源电压升至最终值，为了让SoC(System on Chip，片上系统)芯片中不同的模块都建立初始状态，POR-PG的输出首先会延迟足够时间的低电平。延迟过后，POR-PG输出切换为一个固定时间的高电平脉冲，复位SoC芯片，直到芯片能够正常工作。如果电路在正常过程中遇到电源电压突然掉电或者被其他毛刺电平干扰时，POR-PG同样也会产生复位信号，目的也是为了确保芯片中的寄存器不会因为电源掉电而失效。

而现有的POR-PG电路有如下几个问题：芯片外增加外设，占用芯片引脚；芯片内部使用大电容和大电阻，面积大，成本高；静态功耗要大；对工艺和电源电压敏感。

如图1所示，传统的POR-PG由延迟产生电路和脉冲产生电路两部分组成。当电源电压从0升至VDD过程中，电容充电，A点电压缓慢上升，A点的摆率由RC(ResistanceCapacitance的简称)乘积决定。当A点电压超过反相器的逻辑反转点时，POR-PG的脉冲产生电路会产生一个脉冲。

但这个电路有很多缺陷，第一是无法限制电容的充电电压；第二是如果上电时间过长，POR-PG产生的复位脉冲的幅度处于中间电平，从而导致电路无法正常复位。第三，RC电路在VLSI(Very Large Scale Integration，超大规模集成电路)集成电路中会占据较大的芯片面积，增加了成本。

现有POR-PG电路存在下列问题：

(1)如果上电时间过长，POR-PG产生的复位脉冲的幅度处于中间电平，从而导致电路无法正常复位；

(2)电路结构中的RC网络，需要较长的延迟时间，则需要增加R1电阻的阻值(通常为兆欧姆级)，不免造成了模块面积的增加，导致成本增加；

(3)逻辑翻转电压依赖于电源电压的摆率，且不能调整逻辑的阈值电压，依赖于工艺的一致。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效减小芯片面积、无需估计电源电压摆率、能够屏蔽电源上毛刺、工作性能稳定可靠、适用范围较为广泛的上电复位脉冲产生电路。

为了实现上述的目的，本发明的上电复位脉冲产生电路具有如下构成：