[发明专利]多层电容及其制造方法

说明书

技术领域

本发明实施例涉及半导体技术领域，尤其涉及多层电容及其制造方法。

背景技术

多晶硅-绝缘层-多晶硅(polysilicon-insulator-polysilicon,PIP)多层电容在其制造过程中会用到浮栅(floating gate)制造工艺，这种工艺有助于减小芯片面积，降低芯片的制造成本。

浮栅(floating gate)制造工艺包括浮栅研磨工艺，在研磨浮栅的过程中由于浮栅的表面相对于研磨工具来说较大，会使得研磨后的浮栅表面出现碟形，导致浮栅的实际厚度偏薄。

图1是现有技术中研磨后的浮栅在引出时的结构剖面示意图，参考图1，从下往上依次是有源层11、隔离凹槽12、隧穿氧化层13、浮栅层14和浮栅引出电极15，从图1中可以看出研磨后的浮栅层14呈碟形，且其厚度会比设计的要薄，在后续采用浮栅引出电极15将浮栅层14引出时，很容易将浮栅层14和其下方的遂穿氧化层13打穿，使得有源层11和浮栅层13短接。

发明内容

本发明提供一种多层电容及其制造方法，以实现将浮栅引出时，有源层和浮栅层不会短接。

第一方面，本发明实施例提供了一种多层电容的制造方法，包括：

在有源层表面形成两个隔离凹槽和至少一个引出凹槽，其中全部所述引出凹槽位于所述两个隔离凹槽之间,对所述两个隔离凹槽和全部所述引出凹槽进行氧化物填充；

在所述两个隔离凹槽和全部所述引出凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层；

在每个所述引出凹槽中氧化物正上方的浮栅中，形成浮栅引出电极以将浮栅引出。

上述方法中，可选的是，所述在有源层表面形成两个隔离凹槽和至少一个引出凹槽，包括：

在有源层上依次形成衬垫氧化层和硬掩膜层；

依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层；

在所述有源层表面形成两个所述隔离凹槽和至少一个所述引出凹槽。

上述方法中，可选的是，，所述在有源层上依次形成衬垫氧化层和硬掩膜层，包括：

采用热生长工艺在所述有源层上形成衬垫氧化层；

采用气相沉积工艺在所述衬垫氧化层上形成硬掩膜层。

上述方法中，可选的是，所述依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，包括：

采用干法刻蚀工艺依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层。

上述方法中，可选的是，所述在所述两个隔离凹槽和全部所述引出凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层，包括：

去除剩余的硬掩膜层和剩余的衬垫氧化层，使所述剩余的衬垫氧化层下方的有源层显现出；

在显现出的有源层上形成隧穿氧化层；

在所述隧穿氧化层和所述氧化物上形成浮栅层。

上述方法中，可选的是，所述在每个所述引出凹槽中氧化物正上方的浮栅中，形成浮栅引出电极以将浮栅引出，包括：

降低每个所述引出凹槽中的氧化物的高度，以形成浮栅引出电极区，在所述浮栅引出电极区中形成浮栅引出电极，以将所述浮栅引出。

上述方法中，可选的是，所述在所述浮栅引出电极区中形成浮栅引出电极，包括：

在所述浮栅引出电极区中沉积金属形成浮栅引出电极，所述浮栅引出电极与浮栅接触。

上述方法中，可选的是，所述金属为钨。

上述方法中，可选的是，所述隧穿氧化层为二氧化硅。

第二方面，本发明实施例提供了一种多层电容,包括：

有源层；

隔离凹槽和引出凹槽，位于所述有源层中；

其中，所述隔离凹槽的个数为两个，所述引出凹槽的个数为至少一个,全部所述引出凹槽位于两个所述隔离凹槽之间，所述两个隔离凹槽和全部所述引出凹槽中填充有氧化物；

隧穿氧化层，位于所述两个隔离凹槽和全部所述引出凹槽之外的有源层和所述氧化物上；

浮栅层，位于所述隧穿氧化层上；

浮栅引出电极，个数为至少一个，分别位于每个所述引出凹槽中氧化物正上方的浮栅中。