[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：形成基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内分别形成开口；在所述开口靠近栅极结构一侧的侧壁上形成阻挡层；在所述开口内形成掺杂层，在所述掺杂层中形成源区或漏区。本发明通过在栅极结构两侧的基底内形成开口后，在所述开口靠近栅极结构一侧的侧壁上形成阻挡层；之后在侧壁形成有阻挡层的开口内形成掺杂层。所述阻挡层的形成能够有效减少形成源区或漏区过程中，所述掺杂层内的掺杂离子向栅极结构下方沟道区域内的扩散，有利于缓解由于掺杂离子扩散而造成的短沟道效应，有利于提高所形成半导体结构的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大提高晶体管的性能。

现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中P型晶体管的应力层材料为锗硅材料(SiGe)，由于锗硅和硅具有相同的晶格结构，而且在室温下锗硅的晶格常数大于硅的晶格常数，因此硅和锗硅之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高P型晶体管沟道区的载流子迁移率。相应的N型晶体管的应力层材料为碳硅材料，由于室温下碳硅材料的晶格常数小于硅的晶格常数，因此硅和碳硅之间的晶格失配能够向沟道提高拉应力，从而提高N型晶体管的性能。

然而，现有技术中形成的具有应力层的晶体管存在性能不佳的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高具有应力层晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内分别形成开口；在所述开口靠近栅极结构一侧的侧壁上形成阻挡层；在所述开口内形成掺杂层，在所述掺杂层中形成源区或漏区。

可选的，在所述开口的侧壁形成阻挡层的步骤中，所述阻挡层的材料与所述基底的材料相同。

可选的，所述基底为硅基底，在所述开口的侧壁形成阻挡层的步骤中，所述阻挡层包括硅种子层。

可选的，在所述开口的侧壁形成阻挡层的步骤中，所述阻挡层的厚度在到范围内。

可选的，形成阻挡层的步骤还包括：在所述开口两侧的侧壁上形成阻挡层。

可选的，所述形成方法还包括：形成所述开口之后，形成所述阻挡层之前，对所述开口的底部进行非晶化处理；形成阻挡层之后，形成掺杂层之前，对所述开口的底部进行重结晶处理。

可选的，对所述开口的底部进行非晶化处理的步骤包括：通过对所述开口的底部进行离子注入以进行所述非晶化处理。

可选的，通过离子注入进行所述非晶化处理的步骤包括：通过对所述开口的底部注入碳离子以使所述开口底部非晶化。

可选的，对所述开口的底部进行重结晶处理的步骤包括：通过对所述开口的底部进行退火处理以实现所述重结晶处理。

可选的，在所述开口内形成掺杂层的步骤包括：向所述开口内填充半导体材料，在填充所述半导体材料的过程中进行原位离子掺杂，形成所述掺杂层。