[发明专利]金属浮栅MTP器件及其制备方法

说明书

本发明揭示了一种金属浮栅MTP器件，包括：衬底；浅掺杂沟道增强区，形成于所述衬底的表面；氧化物层和氮化物层，依次形成于所述衬底的浅掺杂沟道增强区上；高k电介质层，形成于所述氮化物层上；以及金属浮栅，形成于所述高k电介质层上。本发明揭示了一种金属浮栅MTP器件的制备方法。本发明提供的金属浮栅MTP器件的浮栅为金属浮栅，有利于降低所述金属浮栅MTP器件的尺寸。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种金属浮栅MTP器件及其制备方法。

背景技术

多次可编程存储器（Multi-Time Program Memory，简称MTP），相比于单次可编程存储器（one time program Memory，简称OTP）来说，具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已逐渐成为个人电脑、电子设备、移动存储等领域所广泛采用的一种存储器器件。如图1所示，现有的MTP器件1包括：位于衬底100上的浮栅110和擦除栅120，浮栅110的材料为多晶硅，擦除栅120用于控制擦除所述浮栅110中的电荷。通过控制浮栅110中是否存在电子，实现MTP器件1实现0和1存储。

随着集成电路制造技术的不断发展，晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到晶体管中。然而，由于金属栅极并不能存储电子，所以金属栅极并没有用于MTP器件中，不利于实现MTP器件的小尺寸化。

发明内容

本发明的目的在于，提供一种金属浮栅MTP器件以及制备方法，可以将金属栅极用于MTP器件中的浮栅，有利于实现MTP器件的小尺寸化。

为解决上述技术问题，本发明提供一种金属浮栅MTP器件，包括：

衬底；

浅掺杂沟道增强区，形成于所述衬底的表面；

氧化物层和氮化物层，依次形成于所述衬底的浅掺杂沟道增强区上；

高k电介质层，形成于所述氮化物层上；以及

金属浮栅，形成于所述高k电介质层上。

进一步的，在所述金属浮栅MTP器件中，所述浅掺杂沟道增强区的掺杂剂量为5e14cm^-3~1e15cm^-3。

进一步的，在所述金属浮栅MTP器件中，所述浅掺杂沟道增强区的掺杂深度为350Å~500Å。

进一步的，在所述金属浮栅MTP器件中，所述氧化物层的厚度为30Å~50Å，所述氮化物层的厚度为50Å~70Å。

进一步的，在所述金属浮栅MTP器件中，所述氧化物层和氮化物层的特征尺寸均比所述金属浮栅的特征尺寸大5nm~10nm。

进一步的，在所述金属浮栅MTP器件中，所述衬底中具有深阱，所述浅掺杂沟道增强区位于所述深阱的表面。

进一步的，在所述金属浮栅MTP器件中，所述深阱的掺杂类型为P型，所述浅掺杂沟道增强区的掺杂类型为N型。

进一步的，在所述金属浮栅MTP器件中，所述衬底中还包括源极区和漏极区，所述源极区和漏极区分别位于所述氧化物层的两侧。

进一步的，在所述金属浮栅MTP器件中，所述高k电介质层和所述氮化物层之间还设置有一氧化物电介质层，所述高k电介质层和所述金属浮栅之间还设置有一金属阻挡层。

进一步的，在所述金属浮栅MTP器件中，所述高k电介质层的介电常数大于等于4.0。

根据本发明的另一面，还提供一种金属浮栅MTP器件的制备方法，包括：

提供一衬底；