[发明专利]半导体结构的形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

形成基底，所述基底包括用于形成输入输出器件的外围区；

在所述基底表面形成伪栅结构，所述伪栅结构包括伪栅极，位于外围区的伪栅结构为外围区伪栅结构；

对外围区伪栅结构两侧的基底进行轻掺杂漏工艺，形成第一掺杂层；

对所述第一掺杂层进行退火处理，以均匀化所述第一掺杂层内掺杂离子分布；

在所述伪栅结构两侧的基底内形成源区或漏区；

在所述基底上形成覆盖伪栅结构、源区或漏区的介质层，所述介质层露出所述伪栅极；

去除所述外围区伪栅极，形成第一开口；

在所述第一开口中形成金属栅极结构。

2.如权利要求1所述的形成方法，其特征在于，对所述第一掺杂层进行退火处理的步骤包括：通过瞬时增强扩散退火的方式对所述第一掺杂层进行退火处理。

3.如权利要求2所述的形成方法，其特征在于，通过瞬时增强扩散退火的方式对所述第一掺杂层进行退火处理的步骤包括：所述退火处理的温度在750℃到850℃范围内。

4.如权利要求2所述的形成方法，其特征在于，通过瞬时增强扩散退火的方式对所述第一掺杂层进行退火处理的步骤包括：所述退火处理的时间在20分钟到60分钟范围内。

5.如权利要求1所述的形成方法，其特征在于，对外围区伪栅结构两侧的基底进行轻掺杂漏工艺的步骤包括：通过对外围区伪栅结构两侧的基底进行第一离子注入以形成第一掺杂层。

6.如权利要求5所述的形成方法，其特征在于，进行第一离子注入的步骤包括：

所形成输入输出器件为NMOS器件，所述第一离子注入离子为N型离子，注入能量在3KeV到12KeV范围内，注入剂量在5.0E13 atom/cm²到1.0E15atom/cm²范围内；

或者，

所形成输入输出器件为PMOS器件，所述第一离子注入离子为P型离子，注入能量在4KeV到10KeV范围内，注入剂量在5.0E13 atom/cm²到8.0E14atom/cm²范围内。

7.如权利要求1所述的形成方法，其特征在于，形成基底的步骤之后，在所述基底表面形成伪栅结构的步骤之前，所述形成方法还包括：在所述外围区的基底内形成第一防穿通层；

在外围区伪栅结构两侧的基底内形成第一掺杂层的步骤中，所述第一掺杂层位于所述第一防穿通层上方。

8.如权利要求7所述的形成方法，其特征在于，在所述外围区的基底内形成第一防穿通层的步骤包括：对外围区的基底进行第二离子注入，以在所述外围区的基底内形成第一防穿通层。

9.如权利要求8所述的形成方法，其特征在于，所述半导体结构包括鳍式场效应晶体管，所述基底表面形成有鳍部；

进行第二离子注入的步骤包括：采用侧向扩散注入工艺对所述外围区的基底进行第二离子注入，以在所述外围区基底表面的鳍部内形成所述第一防穿通层。

10.如权利要求8所述的形成方法，其特征在于，进行第二离子注入的步骤包括：

所形成输入输出器件为NMOS器件，所述第二离子注入离子为P型离子，注入能量在10KeV到30KeV范围内，注入剂量在5.0E12 atom/cm²到1.0E14atom/cm²范围内；

或者，

所形成输入输出器件为PMOS器件，所述第二离子注入离子为N型离子，注入能量在60KeV到120KeV范围内，注入剂量在1.0E12 atom/cm²到5.0E13atom/cm²范围内。