[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供半导体衬底，表面形成有若干鳍部及其顶部的第一掩膜层，相邻鳍部之间具有第一凹槽和第二凹槽；在第一凹槽、第二凹槽内形成隔离层；使第二凹槽内的隔离层表面低于鳍部顶面；形成第一介质层和位于第一介质层表面的第二介质层；对第二介质层进行平坦化，形成第二掩膜层；以第二掩膜层为掩膜，刻蚀第二介质层和第一掩膜层，形成保护层；去除所述第二掩膜层；以所述保护层为掩膜，刻蚀隔离层，使第一凹槽内的隔离层表面低于第二凹槽内的隔离层表面；形成栅极和伪栅极，所述栅极横跨鳍部，所述伪栅极位于保护层表面。所述方法在未被回刻蚀的隔离层表面形成伪栅极，可以提高在此结构基础上形成的晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。

为了进一步提高鳍式场效应晶体管的性能，应力工程被引入晶体管的制程中，在鳍部两端刻蚀形成源漏凹槽后，在所述源漏凹槽内外延形成SiGe或SiP等应力材料作为源漏材料，对晶体管的沟道区域施加应力，从而提高沟道区域内的载流子迁移率，进而提高形成的鳍式场效应晶体管的性能。

现有技术中，鳍部之间的浅沟槽隔离结构的高度低于鳍部高度，鳍部两端得不到保护，导致在鳍部两端形成的源漏凹槽在远离栅极的一侧没有侧壁，在所述源漏凹槽内外延形成应力材料时，所述应力材料沿晶格生长，使得靠近栅极一侧的应力材料外延生长的较快，形成表面倾斜的应力层，应力层材料较少，对晶体管沟道区域施加的应力效果变差。且源漏凹槽内的应力层，表面倾斜，后续在应力层表面形成接触孔时，所述接触孔深度较大，容易导致漏电等问题，影响形成的鳍式场效应晶体管的性能。

现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以保护鳍部的两端。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有若干鳍部，所述鳍部顶部具有第一掩膜层，相邻鳍部之间具有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽，所述第一凹槽和第二凹槽相交；在所述第一凹槽、第二凹槽内形成隔离层，所述隔离层表面与第一掩膜层表面齐平；刻蚀第二凹槽内的隔离层，使第二凹槽内的隔离层表面低于鳍部顶面；形成覆盖所述第一掩膜层、隔离层的第一介质层和位于所述第一介质层表面的第二介质层；以所述第一介质层为停止层，对第二介质层进行平坦化，形成位于第二凹槽内的隔离层上的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀第二介质层和第一掩膜层，形成位于第二凹槽内的隔离层表面的保护层；去除所述第二掩膜层；以所述保护层为掩膜，刻蚀隔离层，使第一凹槽内的隔离层表面低于第二凹槽内的隔离层表面；形成平行排列的栅极和伪栅极，所述栅极横跨鳍部，所述伪栅极位于保护层表面。

可选的，刻蚀所述第二凹槽内的隔离层的方法包括：形成位于所述隔离层和第一掩膜层表面的具有开口的图形化掩膜层，所述开口暴露出第二凹槽内的隔离层表面；采用反应离子刻蚀工艺对所述第二凹槽内的隔离层进行刻蚀，使第二凹槽内刻蚀后的隔离层表面低于鳍部顶面。

可选的，所述图形化掩膜层的开口宽度大于第二凹槽的宽度，还暴露出位于第二凹槽两侧的鳍部表面的部分第一掩膜层。

可选的，暴露出的所述第一掩膜层的宽度小于5nm。

可选的，所述第二凹槽内的隔离层表面低于鳍部顶面

可选的，还包括：在形成第一介质层之前，进行氧化处理，在鳍部两端未被隔离层覆盖的侧壁表面形成氧化层。