[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

为了减小短沟道效应对半导体器件的影响，降低沟道漏电流，超浅结技术被开发出来。然而超浅结技术容易使晶体管产生漏极结电容和结泄漏。尤其是，对于NMOS的源漏极(source、drain，S/D)注入，需要精确控制注入的条件，这对现有技术也是一项巨大的挑战。

可见，现有技术的半导体结构存在容易产生短沟道效应且漏电流较大的问题。有效解决器件尺寸缩小导致的短沟道效应且不引起漏极结电容和结泄漏问题已成为当务之急。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低晶体管的短沟道效应。

为解决上述问题，本发明提供一种半导体的形成方法，包括：形成衬底；在衬底表面形成栅极结构；在所述栅极结构侧壁表面形成第一侧墙；在所述栅极结构两侧衬底表面形成第一应力层，所述第一应力层表面高于所述衬底表面；在形成所述第一应力层之后，去除所述第一侧墙，暴露出部分衬底表面；以所述阻挡层和栅极结构为掩膜，非晶化所述第一应力层和栅极结构之间的衬底，形成非晶层；在所述第一应力层和栅极结构之间的非晶层表面形 成第二侧墙。

可选的，所述第一侧墙的厚度为15nm～25nm。

可选的，去除所述第一侧墙的工艺为干法刻蚀。

可选的，所述形成衬底的步骤包括：提供底层衬底；在底层衬底表面形成第二应力层；在所述第二应力层表面形成顶层衬底，所述顶层衬底与所述第二应力层的晶格常数不同。

可选的，形成非晶层的步骤包括：以所述第一应力层和栅极结构为掩膜，对所述衬底进行离子注入。

可选的，对所述衬底进行离子注入的步骤中，离子注入的工艺参数包括：注入离子为碳离子、氟离子中的一种或两种组合，注入剂量为5E13atoms/cm²～1E15atoms/cm²；注入能量为2KeV～20KeV。

可选的，对所述衬底进行离子注入的步骤中，所述离子注入的深度为5nm～50nm。

可选的，所述第一应力层的材料为多晶硅或锗。

可选的，所述第一应力层的厚度为60nm～120nm。

可选的，在所述栅极结构两侧衬底表面形成第一应力层的方法为外延生长工艺。

可选的，形成所述第一应力层的步骤中，对所述第一应力层进行原位掺杂形成源区和漏区。

可选的，所述第一侧墙和第二侧墙的材料为氮化硅。

可选的，在所述第一应力层和所述栅极结构之间的衬底表面形成第二侧墙的方法为等离子增强化学气相沉积工艺。

相应的，本发明还提供一种半导体结构，包括：衬底；位于所述衬底表面的栅极结构；位于栅极结构侧壁表面的第二侧墙；位于所述第二侧墙两侧衬底表面的第一应力层，所述第一应力层表面高于所述衬底表面；位于所述第二侧墙下方衬底中的非晶层，所述非晶层被第二侧墙完全覆盖。

可选的，所述非晶层中含有碳离子、氟离子中的一种或两种组合。

可选的，所述非晶层的材料为含有碳离子的无定型硅，所述非晶层中碳离子的浓度为5E18atoms/cm³～1E20atoms/cm³；

或者，所述非晶层的材料为含有氟离子的无定型硅，所述非晶层中氟离子的浓度为5E18atoms/cm³～1E20atoms/cm³。

可选的，所述非晶层的厚度为20nm～60nm。

可选的，所述非晶层的高度为20nm～50nm。

可选的，所述第一应力层的材料为单晶硅或锗。

可选的，所述第一应力层的厚度为60nm～120nm。

与现有技术相比，本发明的技术方案具有以下优点：