[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：在介质层表面形成具有开口的第一掩膜层，开口暴露出位于相邻栅极结构之间的介质层表面；在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；去除所述第一掩膜层和第二掩膜层；形成填充满所述接触孔的导电插塞。本发明缩短了开口图形传递路径，从而提高形成的接触孔的形貌精确度，改善形成的半导体结构的电学性能和良率。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。

在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的导电插塞，接触孔内的导电插塞连接半导体器件，互连线将不同半导体器件上的导电插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接源漏极的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的源漏极表面的接触孔，此时，通常采用自对准工艺形成所述连接源漏极的接触孔。

现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的导电插塞的连接性能受到影响，影响形成的半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，改善形成的接触孔侧壁形貌，从而提高形成的半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有分立的栅极结构，所述基底表面还形成有覆盖栅极结构的介质层，且所述介质层顶部高于栅极结构顶部；在所述介质层表面形成具有开口的第一掩膜层，所述开口暴露出位于相邻栅极结构之间的介质层表面；在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；去除所述第一掩膜层和第二掩膜层；形成填充满所述接触孔的导电插塞。

可选的，所述第一掩膜层的材料与第二掩膜层的材料相同。

可选的，在形成所述第二掩膜层之前，还包括步骤，在所述第一掩膜层表面以及所述开口暴露出的介质层表面形成刻蚀停止层，所述刻蚀停止层的材料与第一掩膜层的材料不同，所述刻蚀停止层的材料与第二掩膜层的材料不同；对所述刻蚀停止层顶部表面进行平坦化处理，其中，所述第二掩膜层位于所述刻蚀停止层上方。

可选的，所述刻蚀停止层的材料为氧化硅或氮氧化硅。

可选的，所述刻蚀停止层的厚度为50埃至400埃。

可选的，形成所述第二掩膜层的工艺步骤包括：在所述刻蚀停止层表面形成第二初始掩膜；在所述第二初始掩膜表面形成第二图形层；以所述第二图形层为掩膜，刻蚀所述第二初始掩膜直至暴露出刻蚀停止层表面，形成所述第二掩膜层；去除所述第二图形层。

可选的，所述第二图形层为第二图形化光刻胶层。