[发明专利]半导体器件结构及其制备方法、半导体器件版图结构

说明书

本发明公开了一种半导体器件结构及其制备方法、半导体器件版图结构，涉及半导体器件的制备技术领域，可应用于诸如功率放大器、比较器等对于对称性要求较高的半导体器件的制备工艺中，通过利用多晶硅虚拟结构来替换传统的虚拟MOS，使得制备的器件在设计要求的同时，能够有效的确保器件不会因增设的多晶硅虚拟结构而过大的增大其尺寸，以使得制备的器件能够正常进行后续的封装工艺，使得最终封装后的器件具有较小的尺寸，在降低生产成本的同时，也符合当前半导体器件向小发展的趋势，有效提高器件的竞争力。

技术领域

本发明涉及半导体器件制备技术领域，尤其涉及一种半导体器件结构及其制备方法、半导体器件版图结构。

背景技术

在版图(analog layout)设计时，对于因匹配(matching)方式而造成的非对称(mismatch)等诸多问题的要求非常高，尤其是在应用于诸如运算(OP)放大器、比较器(Comparator)等器件的差动对及镜像电流源(current mirror)的版图(analog layout)设计时，由于上述器件所包括的金属-氧化物-半导体场效应晶体管(Metal OxideSemiconductor，简称MOS)的周边图案是非对称的，所以在其周边会增设一些虚拟(dummy)MOS，以增加其图案的对称性，进而确保在器件制备中的多晶硅栅极(poly gate)刻蚀(etching)时，使得MOS周边的版图不会因刻蚀流速不同而致使器件出现非对称(mismatch)等缺陷的产生。

但是，在器件中的MOS周边增设虚拟MOS会使得器件的版图的尺寸(size)增大，甚至会因器件尺寸过大而致使器件无法进行后续的封装工艺，且较大尺寸的器件还会提升器件的制备及后续封装的成本，同时也与当前半导体器件向小发展的趋势相违背，进而大大降低了器件的竞争力。

发明内容

针对上述存在的问题，本发明公开了一种半导体器件结构及其制备方法、半导体器件版图结构，以克服现有技术中存在的因设置虚拟MOS而造成的器件尺寸增大，面板的利用率较低等缺陷，通过利用多晶硅虚拟结构来替换传统的虚拟MOS，使得制备的器件在保持原始尺寸不变的情况下，确保制备器件的对称性，进而降低工艺成本，有效提高面板的利用率。

为了实现上述目的，本发明采取的技术方案为：

一种半导体器件结构，包括：

半导体衬底；

对称器件结构，设置于所述半导体衬底上；

呈非对称图案的器件结构，分布于所述半导体衬底上且临近所述对称器件结构；

多晶硅虚拟结构，对应所述呈非对称图案的器件结构且临近所述对称器件结构设置于所述半导体衬底上，以提升制备所述对称器件结构的对称性。

作为一个优选的实施例，上述的半导体器件结构中：

所述半导体器件为功率放大器或运算放大器。

作为一个优选的实施例，上述的半导体器件结构中：

所述半导体器件为功率放大器时，所述对称器件结构为镜像电流源。

作为一个优选的实施例，上述的半导体器件结构中：

所述半导体器件为运算放大器时，所述对称器件结构为差动对器件。

本申请还提供了一种半导体器件版图结构，包括：

对称器件结构版图区；

非对称图案版图区，设置于临近所述对称器件结构版图区的位置处；

多晶硅虚拟结构版图区，对应所述非对称图案版图区设置于临近所述对称器件结构版图区的位置处，以提升采用对称器件结构版图区制备的对称器件结构的对称性。