[发明专利]半导体装置及其制造方法

说明书

本发明公开了半导体装置及其制造方法。该方法包括：提供衬底结构，其包括半导体衬底和层间电介质层，层间电介质层包括多个沟槽，多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；在多个沟槽底部衬底表面上形成界面层；在界面层及多个沟槽侧壁上依次形成高k电介质层、盖层和阻挡层；去除第一沟槽内的盖层和阻挡层；在多个沟槽中形成第一功函数调节层；在多个沟槽中形成第二功函数调节层；以及在多个沟槽中形成金属电极层；其中第一功函数调节层用于调节PMOS装置的栅极结构的功函数，第二功函数调节层用于调节NMOS装置的栅极结构的功函数。该方法减少光刻步骤，降低了工艺复杂度。

技术领域

本发明涉及半导体领域，特别涉及半导体装置及其制造方法。

背景技术

目前，需要使用金属栅电极来代替多晶硅栅极以解决半导体器件尺寸逐渐减小所带来的问题。使用金属栅电极可以消除为了大幅减小器件的阈值电压所造成的多晶硅损耗。高k(介电常数)金属栅极工艺有三种主要的方法，分别被称为先高k电介质/先栅极工艺，先高k电介质/后栅极工艺，以及后高k电介质/后栅极工艺。随着金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)器件尺寸的减小，为了避免高温处理，在工艺过程中优选采用后高k电介质和后金属栅极工艺，也即，先去除伪栅(可选地，以及栅极介质层)，之后形成高k电介质(作为栅极介质层)层和金属栅极的工艺。

随着器件尺寸的减小，栅极介质层的等效氧化物厚度(Equivalent OxideThickness，EOT)也在减小，以满足器件性能。为了避免栅极漏电流的劣化，高k材料与栅极氧化物一起作为栅极电介质。

为了实现降低的EOT，在后高k电介质工艺中，产业上利用化学氧化物(chemicaloxide)界面层来代替传统的热栅极氧化物(thermal gate oxide)层。

在传统的后高k电介质和后金属栅极工艺中，在去除伪栅和伪栅极氧化物之后，在通过该去除而形成的栅极沟槽中依次沉积层间电介质氧化物和高k材料。然后，以功函数金属和金属电极填充该沟槽。随后，通过对金属电极执行化学机械平坦化(ChemicalMechanical Planarization，CMP)处理，从而形成金属栅极。

与先高k电介质和后金属栅极工艺相比，在后高k电介质和后金属栅极工艺中，在形成金属栅极沟槽后沉积高k电介质和盖层。这将使得金属栅极填充更加困难，尤其在器件关键尺寸进一步减小的情况下。

发明内容

本发明的目的之一是：提供一种半导体装置的制造方法，减少现有技术中的光刻步骤和掩模的数量。本发明的目的之一是：提供一种半导体装置的制造方法，防止在填充形成金属电极层时产生空隙。本发明的目的之一是：提供一种半导体装置，相比现有技术，其能够消除一个或多个层，减少制造用的掩模，从而降低了成本。应理解，本发明的不同实施例可以实现上述的以及其它的目的或效果中的一个或多个。

根据本发明的第一方面，提供了一种半导体装置制造方法，包括：

(a)提供衬底结构，所述衬底结构包括半导体衬底以及半导体衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出所述半导体衬底的部分表面，所述多个沟槽至少包括用于PMOS装置的第一沟槽和用于NMOS装置的第二沟槽；

(b)在所述多个沟槽的底部的衬底表面上形成界面层；

(c)在所述界面层以及在所述多个沟槽的侧壁上依次形成高k电介质层、盖层和阻挡层；

(d)去除所述第一沟槽内的盖层和阻挡层以露出高k电介质层；

(e)在步骤(d)之后，在所述多个沟槽中形成第一功函数调节层；

(f)在步骤(e)之后，在所述多个沟槽中形成第二功函数调节层；以及