[发明专利]一种阵列基板及其制作方法、显示装置

说明书

本发明公开了一种阵列基板及其制作方法、显示装置，主要内容包括：在有源层的一表面设置有栅绝缘层，另外一表面设置有阻隔绝缘层，从而，能够很好的将有源层与相邻其他第一导电层隔绝，进而，避免了有源层的残留物搭接任一第一导电层，尤其有效避免了有源层的残留物搭接像素电极与数据线的情况，从而，解决了搭接所造成的TFT电学不良的问题。同时，由于增加了阻隔绝缘层，且该膜层的厚度可适当调整，从而，降低了膜层形成有源层后整个阵列基板的膜层表面的高度差，提升了膜层表面的平整性，因而，在膜层表面的坡度角较小的情况下，能够使得后续膜层更好的沉积，减少因膜层表面高度差较大或坡度角较大而造成的膜层断裂现象。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

现有技术中，有源层(半导体层)的制备工艺可以同时沉积SiN_x、a-Si、N+a-Si，然后对沉积的混合膜层进行构图工艺，形成图案化的有源层。

然而，在具体的制备工艺过程中，由于制备环境、设备或其他异常原因，不可避免会导致混合膜层上附着尘埃、碎屑等异物，这些异物可在沉积过程中附着，也可在涂胶过程或在刻蚀的时候附着。在进行干刻工艺的时候，由于混合膜层的某些位置处有异物，导致干刻所用的气体无法与膜层接触反应，致使膜层出现残留物，进而，如图1所示，在后续制作源漏极11以及像素电极12的时候，当有源层13的残留物a足够大，就有可能会导致该残留物a在数据线14与像素电极12之间建立电连接，参照图1所示，这种电连接容易造成TFT电学性工艺不良。

发明内容

本发明实施例提供一种阵列基板及其制作方法、显示装置，用以解决现有技术中存在由于有源层的残留物与导电层接触而造成TFT电学性工艺不良的问题。

本发明实施例采用以下技术方案：

一种阵列基板，包括：栅绝缘层，有源层，与所述有源层接触的源漏极，第一导电层，还包括：阻隔绝缘层；

其中，所述栅绝缘层位于所述有源层的一表面，所述阻隔绝缘层位于所述有源层的另一表面，且所述阻隔绝缘层至少在所述有源层与所述源漏极的接触区域具有镂空结构；所述阻隔绝缘层用于阻隔所述有源层的残留物与任一第一导电层的接触。

该阵列基板中的阻隔绝缘层，可以有效阻隔所述有源层的残留物分别连接所述数据线和所述像素电极，避免TFT电学性工艺不良。而且，降低了膜层形成有源层后整个阵列基板的膜层表面的高度差，提升了膜层表面的平整性，减少因膜层表面高度差较大或坡度角较大而造成的膜层断裂现象。

可选地，所述阻隔绝缘层在所述像素电极所在区域具有镂空结构。

该结构可以提升阵列基板的透过率。

可选地，所述第一导电层包括数据线、像素电极、栅线、公共电极中的任意一种。

该阻隔绝缘层可以避免有源层的残留物与多种类型的第一导电层的搭接。

可选地，所述阵列基板为底栅结构阵列基板；

其中，所述栅绝缘层位于所述栅线之上且覆盖所述阵列基板；

所述有源层位于所述栅绝缘层之上；

所述阻隔绝缘层位于所述有源层之上或与所述有源层齐平设置，其中，所述阻隔绝缘层在所述有源层与所述源漏极的接触区域通过镂空结构暴露出所述有源层；

所述源漏极位于所述绝缘阻隔层之上，且与暴露出的有源层相接触。

针对底栅结构阵列基板，可以有效阻隔有源层的残留物分别连接数据线和像素电极等第一导电层，避免TFT电学性工艺不良。

可选地，所述阵列基板为顶栅结构阵列基板；