[发明专利]系统级封装装置以及用于形成系统级封装装置的方法

说明书

一种系统级封装装置包括布置在公共封装中的至少三个电气装置部件。第一电气装置部件包括第一垂直尺寸，第二电气装置部件包括第二垂直尺寸，并且第三电气装置部件包括第三垂直尺寸。第一电气装置部件和第二电气装置部件被并排布置在所述公共封装中。此外，第三电气装置部件可以被布置于公共封装中的第一电气装置部件的顶部。第三电气装置部件的至少一部分被垂直布置在第二电气装置部件的正面水平面和第二电气装置部件的背面水平面之间。

技术领域

本公开涉及用于电气部件的封装。具体而言，一些示例涉及系统级封装装置以及用于形成系统级封装装置的方法。

背景技术

例如，系统级封装(SiP)集成是半导体封装行业中的趋势，以减小系统形状因子、成本并提高性能。一些方法是并排(SbS)管芯布置、3D管芯堆叠(3D)、堆叠式封装(PoP)堆叠和无源部件(集成无源装置IPD和表面安装装置SMD)到封装中的集成。

例如，PoP的低z高度要求(例如，1.0mm)能够限制如SMD或MEM(微机电系统)的标准部件的集成的可能性。仅可以使用专门为系统集成设计的扁平部件，但这样降低了灵活性并提高了成本。

附图说明

下面将仅通过示例的方式并参考附图来描述设备和/或方法的一些示例，在附图中：

图1A和图1B示出了具有至少三个电气装置部件的系统级封装装置的示意性截面图和示意性俯视图；

图1C示出了具有至少三个电气装置部件的另一个系统级封装装置的示意性截面图；

图2A示出了具有三个电气装置部件的系统级封装装置的示意性截面图；

图2B示出了具有三个电气装置部件和内部重新分布层结构的系统级封装装置的示意性截面图；

图3示出了具有至少两个电气装置部件和内部重新分布层结构的系统级封装装置的示意性截面图；

图4A示出了堆叠式封装堆叠和3D管芯堆叠的示意性比较；

图4B示出了两个不同的3D管芯堆叠体的示意性比较；

图5示出了并排布置和3D管芯堆叠的示意性比较；

图6示出了形成系统级封装装置的方法的流程图；

图7A-图7F示出了在制造工艺的不同阶段的系统级封装装置的示意性截面图；

图8A-图8D示出了在另一种制造工艺的不同阶段的系统级封装装置的示意性截面图；

图9A-图9E示出了在另一种制造工艺的不同阶段的系统级封装装置的示意性截面图和示意性俯视图；

图10A-图10G示出了在另一种制造工艺的不同阶段的系统级封装装置的示意性截面图；

图11A-图11D示出了在另一种制造工艺的不同阶段的系统级封装装置的示意性截面图；以及

图12示出了用于形成系统级封装装置的方法的流程图。

具体实施方式

将参考其中示出了一些示例的附图更完整地描述各种示例。在附图中，为了清晰起见可以放大线、层和/或区域的厚度。

因此，尽管示例能够有各种修改和替代形式，但本文中将详细描述附图中所示的例示性示例。然而，应当理解，并不旨在将示例限制为公开的特定形式，而相反，示例要覆盖落在本公开的范围内的所有修改、等同物和替代物。在附图的整个描述中，类似的附图标记是指类似或相似的元件。