[发明专利]一种芯片

说明书

一种芯片，其包括载体(220)、重布线结构(240)和多个封装功能模块(260)，所述多个封装功能模块均有至少一部分被胶体(262)包裹，并被并行固定在所述重布线结构上，所述重布线结构被固定在所述载体上，所述重布线结构中包括一层或多层重布线金属层(242)，所述重布线金属层将所述多个封装功能模块与所述载体通信连接，所述重布线结构中还包括一层或多层互连金属层(244)，所述互连金属层与至少两个封装功能模块通信连接，以在至少两个封装功能模块间提供信号通路。在所述芯片中，两个封装功能模块被并行放置到载体上，并通过重布线结构来建立彼此之间的信号通路，因此不存在由叠加引起的散热问题，而且能够有效地保证封装功能模块间的信号通路的长度不会过长。

技术领域

本发明实施例涉及芯片技术，尤其涉及一种将多个封装功能模块并行封装的芯片。

背景技术

随着半导体工艺的精进以及芯片功能的提升，一个芯片中能够装载越来越多的集成电路。基于产业和工业制造上的需求，应用于芯片中的集成电路被搭载在各种各样的裸芯片中。随着工艺的发展和出于于更高功能的需求，将两个或两个以上裸芯片封装在一起的封装方式越来越受到业界的重视。

封装在一个芯片中的多个裸芯片并不是独立工作的。不同的裸芯片之间存在数据交互的需求，而数据通路的长度又会对芯片的性能有较大的影响，因此如何缩短裸芯片间数据通讯的通道长度也就变成了业界中的一道重要课题。目前业界存在着一种3D集成封装技术，如图1所示，芯片100的载体11上承载有晶圆级封装(Water-Level Packaging，以下简称WLP)18。所述WLP18中包括裸芯片12、包裹在裸芯片12周围的胶体14，以及形成于裸芯片12和胶体14表面的重布线层15。所述重布线层15的底部设有凸点17。所述重布线层15和凸点17构成了裸芯片12与载体11之间的信号通路。

所述芯片100还包括承载在WLP18顶部的WLP28。与WLP18类似，所述WLP28中包括裸芯片22、胶体24、重布线层25以及凸点27。所述WLP18的顶部设有重布线层19，所述WLP18的胶体14中设有垂直互连通道(Vertical Interconnect System)13。所述WLP28的重布线层25和凸点27。通过所述重布线层25中的金属层、凸点27、WLP18的重布线层19中的金属层、硅穿孔13以及所述WLP18中的重布线层15，所述WLP28与所述WLP18之间建立起信号通路。

在3D封装技术中，通过将两个WLP叠加在一起能有效地缩短两个裸片之间的信号通道的长度，但这也带来了新的问题。首先，两个WLP叠加在一起会带来较为严重的散热问题；其次硅穿孔的工艺难度较高，带来了较大的工艺成本。

发明内容

有鉴于此，本发明实施例提供一种能够实现裸芯片间短距离互联但不会带来散热问题的芯片。

本发明实施例第一方面提供一种芯片，其包括载体、重布线结构和多个封装功能模块，所述多个封装功能模块均有至少一部分被胶体包裹，并被并行固定在所述重布线结构上，所述重布线结构被固定在所述载体上，所述重布线结构中包括一层或多层重布线金属层，所述重布线金属层将所述多个封装功能模块与所述载体通信连接，所述重布线结构中还包括一层或多层互连金属层，所述互连金属层与至少两个封装功能模块通信连接，以在至少两个封装功能模块间提供信号通路。

在第一种可能的实现方式中，所述重布线结构的主体由绝缘材料构成，所述互连金属层在所述主体内与所述重布线金属层相独立。

结合第一方面和第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述多个封装功能模块上设有管脚，所述管脚被排布于所述封装功能模块和重布线结构之间，并与所述重布线金属层或所述互连金属层电性连接。

结合第一方面、第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式中，在第三种可能的实现方式中，所述重布线结构的主体设有凸点阵列，所述凸点阵列与所述载体以及所述重布线金属层电性连接。