[发明专利]半导体存储装置有效
| 申请号： | 201580077285.1 | 申请日： | 2015-09-10 |
| 公开（公告）号： | CN107430881B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 长田佳晃;初田幸辅 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C11/15 | 分类号： | G11C11/15;G11C7/06;G11C7/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勋 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储 装置 | ||
根据一个实施例，一种半导体存储装置包含存储器单元、连接到所述存储器单元的位线及连接到所述位线的感测电路，其中所述感测电路包含：第一晶体管，其具有连接到所述位线的第一端；第二晶体管，其具有连接到所述第一晶体管的第二端的第一端；第三晶体管，其具有连接到所述位线的第一端；第四晶体管，其具有连接到所述第三晶体管的第二端的第一端；及放大器，其连接到所述第二晶体管的第二端及所述第四晶体管的第二端。
本申请案基于并主张2015年3月9日提出申请的先前美国临时申请案第62/130,484号的优先权权益，所述先前美国专利申请案的全部内容以引用方式并入本文中。
技术领域
本发明的实施例涉及一种半导体存储装置。
背景技术
MRAM(磁阻式随机存取存储器)为使用具有磁阻效应的磁性元件作为存储器单元的存储器装置，所述存储器单元存储信息且作为由高速操作、大容量及非易失性表征的下一代存储器装置一直都吸引注意力。此外，已进行研究及开发以使MRAM能够替换例如DRAM及SRAM的易失性存储器。在此情形中，MRAM根据与DRAM及SRAM的规范相同的规范合意地操作以便保持开发成本低廉且允许顺利地达成替换。
附图说明
图1是描绘根据第一实施例的半导体存储装置的配置的框图；
图2是图解说明根据第一实施例对半导体存储装置中的存储器单元执行的写入操作的图式；
图3描绘根据第一实施例的半导体存储装置中的单元阵列及所述单元阵列的外围电路的布局的实例；
图4是图解说明根据第一实施例的半导体存储装置中的单元阵列和位线与源极线控制器之间的关系的框图；
图5是图解说明根据第一实施例的半导体存储装置中的单元阵列和位线与源极线控制器之间的关系的电路图；
图6是图解说明根据第一实施例的半导体存储装置中的感测放大器与所述感测放大器的外围电路之间的关系的图式；
图7是描绘根据第一实施例的半导体存储装置中的感测放大器的基本配置的电路图；
图8是根据第一实施例的半导体存储装置中的转换器的布局；
图9是根据第一实施例的半导体存储装置中的转换器的布局；
图10是图解说明根据第一实施例的半导体存储装置中的读取操作的波形图；
图11是图解说明根据第一实施例的比较实例1的半导体存储装置中的读取操作的波形图；
图12是图解说明根据第一实施例的比较实例2的半导体存储装置中的读取操作的波形图；
图13是图解说明根据第一实施例的半导体存储装置中的读取操作的波形图；
图14是描绘根据第一实施例的比较实例的半导体存储装置中的感测放大器的基本配置的电路图；
图15是图解说明根据第一实施例的比较实例3的半导体存储装置中的读取操作的波形图；
图16是描绘根据第二实施例的半导体存储装置中的感测放大器的基本配置的电路图；
图17是描绘根据第三实施例的半导体存储装置中的感测放大器的基本配置的电路图；
图18是描绘根据第三实施例的修改的半导体存储装置中的感测放大器的基本配置的电路图；
图19是描绘根据第四实施例的半导体存储装置中的感测放大器的基本配置的电路图；
图20是图解说明存储器单元及参考电路的温度性质的图表；
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201580077285.1/2.html，转载请声明来源钻瓜专利网。
