[发明专利]半导体集成电路装置的制造方法及半导体集成电路装置

权利要求书

1.一种半导体集成电路装置的制造方法，所述半导体集成电路装置包括：

存储器电路区域，在所述存储器电路区域形成有存储器单元，所述存储器单元形成于漏区域和源区域之间，在所述存储器单元中，配置有具有第一选择栅极的第一选择栅构造体、具有第二选择栅极的第二选择栅构造体以及在所述第一选择栅构造体和所述第二选择栅构造体之间夹着侧壁隔片配置的存储器栅构造体；

周边电路区域，在所述周边电路区域形成有周边电路的逻辑栅构造体，

所述半导体集成电路装置的制造方法的特征在于，包括：

侧壁隔片形成工序，在所述存储器电路区域形成依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的所述存储器栅构造体后，以覆盖所述存储器栅构造体的方式形成所述侧壁隔片；

导电层形成工序，在形成有所述存储器栅构造体的所述存储器电路区域、和所述周边电路区域，依次层叠栅绝缘膜和导电层；

导电层图案化工序，使所述周边电路区域的整个表面的所述导电层照原样残留的同时，通过对所述存储器电路区域的所述导电层进行回蚀，由此形成沿所述侧壁隔片周边环绕所述存储器栅极的侧壁形状的环绕导电层；

栅极形成工序，利用通过光掩膜被图案化的抗蚀剂，其中，所述抗蚀剂在所述周边电路区域覆盖将形成所述逻辑栅构造体的部分，在所述存储器电路区域覆盖除了与去除一部分所述环绕导电层相对应的开口部以外的整个表面，对所述周边电路区域的所述导电层进行图案化处理，由此在所述栅绝缘膜上形成所述逻辑栅构造体的逻辑栅极，同时去除所述存储器电路区域中的一部分所述环绕导电层以使所述环绕导电层分断，由此形成所述第一选择栅极和与所述第一选择栅极电隔离的所述第二选择栅极。

2.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于，

在所述侧壁隔片工序之前，包括：

第一光掩膜加工工序，在所述第一光掩膜加工工序中，通过利用所述存储器电路区域加工专用的第一光掩膜被图案化的抗蚀剂，向所述存储器电路区域的所述存储器栅构造体的形成预定区域注入杂质，从而形成第一沟道形成层；

所述侧壁隔片形成工序包括：

第二光掩膜加工工序，在所述第二光掩膜加工工序中，在所述上部栅绝缘膜上形成存储器栅极用导电层后，通过利用所述存储器电路区域加工专用的第二光掩膜被图案化的抗蚀剂，对所述存储器栅极用导电层进行图案化处理，由此形成所述存储器栅极，

所述导电层图案化工序包括：

第四光掩膜加工工序，在所述第四光掩膜加工工序，通过利用所述存储器电路区域加工专用的另一光掩膜被图案化的抗蚀剂，在所述存储器电路区域形成所述环绕导电层和形成于所述环绕导电层上的接触器形成导电层；

为了形成所述存储器电路区域的所述存储器单元而利用专用的光掩膜的专用光掩膜工序为所述第一光掩膜加工工序、所述第二光掩膜加工工序和所述第四光掩膜加工工序的共计三个工序。

3.根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于，

所述导电层图案化工序在所述第四光掩膜加工工序前包括：

第三光掩膜加工工序，在所述第三光掩膜加工工序中，通过利用所述存储器电路区域加工专用的第三光掩膜被图案化的抗蚀剂，向所述存储器电路区域的所述第一选择栅极和所述第二选择栅极的各形成预定区域注入杂质，在与所述第一选择栅极和所述第二选择栅极相对的基板表面形成第二沟道形成层；

为了形成所述存储器电路区域的所述存储器单元而利用专用的光掩膜的专用光掩膜工序为所述第一光掩膜加工工序、所述第二光掩膜加工工序、所述第三光掩膜加工工序和所述第四光掩膜加工工序的共计四个工序。

4.根据权利要求1至3中任一项所述的半导体集成电路装置的制造方法，其特征在于，

所述栅极形成工序中被形成的所述第一选择栅极与第一选择栅线连接，

所述栅极形成工序中被形成的所述第二选择栅极与不同于所述第一选择栅线的另一第二选择栅线连接，

所述存储器栅极与存储器栅线连接。