[发明专利]在晶片级封装(WLP)集成器件中实现的高品质因数滤波器

说明书

一些实现提供了包括电容器和电感器的集成器件。该电感器被电耦合至该电容器。该电感器和电容器被配置成作为集成器件中用于电信号的滤波器来操作。该电感器包括印刷电路板(PCB)的第一金属层、耦合至该PCB的一组焊球、以及在管芯中的第二金属层。在一些实现中，该电容器位于该管芯中。在一些实现中，该电容器是该PCB上的表面安装无源器件。在一些实现中，第一金属层是该PCB上的迹线。在一些实现中，该电感器包括在该管芯中的第三金属层。在一些实现中，第二金属层是该管芯的凸块下金属化(UBM)层，并且第三金属层是该管芯的重分布层。

背景

优先权要求

本申请要求于2014年7月3日提交的题为“High Quality Factor FilterImplemented in Wafer Level Packaging(WLP)Integrated Device(在晶片级封装(WLP)集成器件中实现的高品质因数滤波器”的美国专利申请No.14/323,907的优先权，该申请的全部内容通过援引纳入于此。

领域

各种特征涉及在晶片级封装(WLP)集成器件中实现的高品质因数滤波器。

背景技术

位于集成电路(IC)封装中的电感器由于在IC封装中有限的基板面的原因而在其支持高电流的能力方面受到限制。具体来说，由于这些电感器位于IC封装的封装基板中，因此这些电感器的大小受到IC封装的封装基板的大小的限制。作为IC封装的封装基板的受限空间的结果，这些电感器通常具有高电阻和低品质(Q)因数。图1概念性地解说了包括电感器的半导体器件。具体来说，图1解说了管芯100、封装基板102、一组焊球104、印刷电路板(PCB)106、以及电感器108。如图1所示，管芯100耦合至封装基板102。封装基板102通过该组焊球104耦合至PCB 106。电感器108被界定并位于管芯100中。

图1还解说了在电感器108附近的区域中一些焊球被省略/移除。这是因为焊球能够影响/破坏电感器的性能。更具体地，电感器附近的焊球会破坏电感器的磁通，这导致电感器的低电感和低Q因数，这也是为什么在电感器附近的区域中移除了焊球。然而，移除封装基板和PCB之间的焊球会影响封装基板和PCB的结构稳定性。因此，当前的IC设计在确定将管芯与封装基板耦合至PCB时要使用多少个焊球以及在哪里放置焊球时，必须衡量移除焊球的益处(例如，得到具有更好电感和Q因数的电感器)和移除焊球的缺点(例如，稳定性较低的封装基板/PCB结构)。

因此，对于集成器件而言，需要改进的电感器设计。理想地，这样的电感器将具有更好的电感性能、更低的电阻以及更好的品质因数值，而无需牺牲半导体器件的结构稳定性。此外，此类电感器可被用作具有高品质因数值的滤波器的一部分。

概述

各种特征涉及在晶片级封装(WLP)集成器件中实现的高品质滤波器电感器。

第一示例提供了一种包括电容器和电感器的集成器件。该电感器被电耦合至该电容器。该电感器和电容器被配置成作为该集成器件中用于电信号的滤波器来操作。该电感器包括印刷电路板(PCB)的第一金属层、耦合至该PCB的一组焊球、以及在管芯中的第二金属层。

根据一方面，该电容器位于该管芯中。

根据一个方面，该电容器是至少金属-绝缘体-金属(MIM)电容器、和/或金属上金属(MOM)电容器中的一者。

根据一方面，该电容器是该PCB上的表面安装无源器件。

根据一个方面，第一金属层是该PCB上的迹线。

根据一方面，第二金属层是该管芯的凸块下金属化(UBM)层。

根据一个方面，该电感器进一步包括在该管芯中的第三金属层。