[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供包括半导体衬底和在衬底上的多个半导体鳍片的衬底结构；在各鳍片之间形成隔离区以至少基本填充满各鳍片之间的空间；对衬底结构的至少一部分进行第一掺杂，以形成至少部分地在衬底中且与多个鳍片中的一部分鳍片邻接或者交叠的阱区；去除隔离区的一部分以露出多个鳍片中各鳍片的至少一部分；对多个鳍片中的与阱区邻接或者交叠的第一组鳍片的每一个鳍片的至少一部分进行第二掺杂以形成第一掺杂区；对多个鳍片中的与第一组鳍片不同的第二组鳍片的每一个鳍片的至少一部分进行第三掺杂，以形成第二掺杂区；第一掺杂区具有与第二掺杂区不同、与阱区相同的导电类型。

技术领域

本发明涉及半导体技术领域，尤其涉及半导体装置及其制造方法，更具体的，涉及一种鳍片式二极管及其制造方法。

背景技术

随着金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor FieldEffect Transistor，MOSFET)关键尺寸的缩小，短沟道效应(Short Channel Effect，SCE)成为一个至关重要的问题。鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)具有良好的栅控能力，能够有效地抑制短沟道效应。并且，FinFET降低了器件的随机掺杂波动(Random Dopant Fluctuation，RDF)，提高了器件的稳定性。因此，在小尺寸的半导体元件设计中通常采用FinFET器件。

静电放电(Electro-Static Discharge，ESD)现象对半导体器件来说是一个严重的问题，尤其是对于FinFET器件，由于器件的关键尺寸更小，器件更容易由于静电放电现象而失效。因此，ESD器件对于FinFET器件来说很关键。二极管类型的ESD器件通常包括栅控二极管和浅沟槽隔离(Shallow Trench Isolation，STI)二极管，但由于栅控二极管的寄生电容较大，因此，在高频应用中STI二极管具有更好的性能。

因此，期望提出一种适于FinFET制造工艺的鳍片式二极管，减轻或者避免FinFET器件受静电放电现象的影响。

发明内容

本公开的一个实施例的目的在于提出一种新颖的鳍片式二极管及其制造方法。

根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括以下步骤：提供衬底结构，所述衬底结构包括半导体衬底和位于所述衬底上的多个半导体鳍片；在各个鳍片之间形成隔离区以至少基本填充满各个鳍片之间的空间；在所述填充步骤之后，对所述衬底结构的至少一部分进行第一掺杂，以形成阱区，所述阱区至少部分地在所述衬底中且与所述多个鳍片中的一部分鳍片邻接或者交叠；去除所述隔离区的一部分以露出所述多个鳍片中各鳍片的至少一部分；对所述多个鳍片中的与所述阱区邻接或者交叠的第一组鳍片的每一个鳍片的至少一部分进行第二掺杂，以形成第一掺杂区；以及对所述多个鳍片中的与所述第一组鳍片不同的第二组鳍片的每一个鳍片的至少一部分进行第三掺杂，以形成第二掺杂区；其中，所述第一掺杂区具有与所述第二掺杂区不同的导电类型，所述第一掺杂区具有与所述阱区相同的导电类型。

在一个实施方式中，所述阱区在所述衬底的一部分之上。

在一个实施方式中，所述对所述衬底结构的至少一部分进行第一掺杂的步骤包括：对所述衬底结构进行第一预掺杂，以形成位于所述衬底中且与所述多个鳍片中的一部分鳍片邻接的预掺杂区；对所述预掺杂区的一部分进行第二预掺杂，在所述预掺杂区中形成所述阱区，所述阱区在所述预掺杂区的一部分之上，其中所述阱区和所述预掺杂区具有不同的导电类型。

在一个实施方式中，所述第一掺杂区与所述阱区邻接；所述第二掺杂区与所述预掺杂区的其余部分邻接，并具有与所述其余部分相同的导电类型。