[发明专利]电路布置和用于制造电路布置的方法

说明书

技术领域

各种实施例通常涉及电路布置并且涉及用于制造电路布置的方法。

背景技术

集成电路芯片可以被集成在电路布置中。多个集成电路芯片比如可以被布置成形成共发共基放大器（cascode）或半桥。各种分立部件/封装（例如，晶体管外形封装TO247-3）可以被安装在应用板（例如，AC/DC转换器或DC/DC转换器）上以形成共发共基放大器类型电路布置。这里爬电距离可以由单独部件/封装的几何形状和它们之间的距离来确定。

然而，因为爬电距离取决于芯片的表面并且典型地测量为大约1mm，所以芯片嵌入当前可能仅适合于低电压应用（<200V）。

发明内容

各种实施例可以提供电路布置。该电路布置可以包含：嵌入封装芯片载体；布置在该嵌入封装芯片载体之上的第一芯片和第二芯片，该第一芯片和该第二芯片中的每个包含：控制端子、第一受控端子、和第二受控端子，其中该控制端子和该第一受控端子被布置在芯片的第一侧上，并且其中该第二受控端子被布置在芯片的第二侧上，其中该第二侧与该第一侧相对；其中该第一芯片被布置在该嵌入封装芯片载体上，使得它的第一侧正面对朝向该嵌入封装芯片载体；并且其中该第二芯片被布置在该嵌入封装芯片载体上，使得它的第一侧正背对该嵌入封装芯片载体。

附图说明

在附图中，贯穿不同视图同样的参考字符通常指的是相同的部分。附图不必要成比例，而通常将重点放在图解本发明的原理上。在下面描述中，参考下面附图来描述本发明的各种实施例，在附图中：

图1示出依据各种实施例的芯片的侧视图；

图2A和2B示出依据各种实施例的电路布置；

图3示出依据各种实施例的电路布置；

图4示出依据各种实施例的电路布置。

图5示出对应于图2A、图2B和图3的电路布置的电路图。

图6示出图解依据各种实施例的用于制造电路布置的方法的流程图。

具体实施方式

下面详细的描述涉及附图，附图通过图解示出在其中可以实践本发明的特定细节和实施例。

词“示范性的”在本文中被用来表示“用作示例、实例、或图解”。在本文中被描述为“示范性的”任何实施例或设计不必要被解释为比其它实施例或设计是优选的或有优势的。

关于“在侧或表面之上”形成的沉积材料而使用的词“在...之上”可以在本文中被用来表示沉积材料可以“直接在暗示的侧或表面之上”形成，例如与暗示的侧或表面直接接触。关于“在侧或表面之上”形成的沉积材料而使用的词“在...之上”可以在本文中被用来表示沉积材料可以“间接在暗示的侧或表面之上”形成，其中一个或多个额外层被布置在该暗示的侧或表面和沉积材料之间。

图1示出依据各种实施例的芯片100的侧视图。芯片100可以包含第一侧110和第二侧112。第二侧112可以与第一侧110相对。可选控制端子106和第一受控端子104可以被布置在芯片100的第一侧110上，并且第二受控端子108可以被布置在芯片100的第二侧112上。

在各种实施例中，芯片100可以是功率芯片。在各种实施例中，芯片100可以是选自组的功率芯片，该组由下述构成：功率FET（场效应晶体管，诸如功率MOSFET（金属氧化物半导体场效应晶体管）或JFET（结型栅场效应晶体管））；功率双极晶体管；IGBT（绝缘栅双极晶体管）；晶闸管和功率二极管。在各种实施例中，功率芯片可以包含功率FET，该功率FET使用BCD（双极-CMOS-DMOS）技术或CD（CMOS-DMOS）技术或SOI（绝缘体上硅）技术与额外逻辑和/或传感器部件集成。

在各种实施例中，负载电流可以经过芯片100从芯片的第一侧110到芯片100的第二侧112垂直地流动或反之亦然。换句话说，负载电流能够以垂直于芯片的第一侧110和第二侧112的方向流动。依据实施例，额外控制和/或感测电流可以经过芯片100垂直和/或横向地流动。换句话说，控制和/或感测电流能够在垂直于第一侧110或平行于芯片的第一侧110流动的控制和/或感测电流中被分割，其中分割可以包含全部平行和全部垂直。

在各种实施例中，控制端子106和第一受控端子104比如可以分别是功率MOSFET芯片的栅极端子和源极端子，并且第二受控端子112可以是功率MOSFET芯片的漏极端子。这样，MOSFET芯片的端子可以被布置以支持在芯片的第一侧110之上的源极端子和芯片的第二侧112之上的漏极端子之间经过芯片100的垂直电流流动。